Engenharia Elétrica e Engenharia Eletrônica Eletrônica Eletrônica digital

Se as entradas J e K forem conectadas ao nível lógico 1 e se a saída Q estiver em nível lógico 1, então, após a ocorrência de uma borda de subida do clock, a saída Q permanecerá no nível lógico 1.

  • C. Certo
  • E. Errado