Dada uma memória embarcada em um sistemas em chip (SoC) organizada em 210 palavras de 08 bits cada. Quantos ciclos,
no mínimo, de leitura e escrita são necessários para detectar a presença de falhas de transição em alguma posição.
A
3 ciclos de escrita e 2 ciclos de leitura por posição de memória.
B
3 ciclos de escrita e 3 ciclos de leitura por posição de memória.
C
2 ciclos de escrita e 3 ciclos de leitura por posição de memória.
D
2 ciclos de escrita e 2 ciclos de leitura por posição de memória.
E
4 ciclos de escrita e 3 ciclos de leitura por posição de memória.