A memória RAM, em condições normais de operação, deve utilizar circuito para realização periódica de operações de refresh.
