Engenharia Elétrica e Engenharia Eletrônica Eletrônica Eletrônica digital Circuitos Lógicos Circuitos Sequenciais

O circuito abaixo é implementado com dois CI's. Um deles é um NAND (a) e o outro é um flip-flop do tipo D (b). No momento em que o circuito é alimentado com Vcc, a saída Q do flip-flop é automaticamente feita 1 lógico, pois sua entrada "set" está inicialmente em 0 lógico (capacitor descarregado) e só algum tempo depois vai para 1 lógico, isso porque o capacitor se carrega até atingir a tensão Vcc. As entradas do circuito são as linhas A, B e C. A linha Z é a sua saída e a linha CK é o "clock" (relógio) do circuito. Foram feitas algumas medições cujos resultados estão dados na tabela abaixo.

Qual a opção incorreta para um possível diagnóstico da falha?
  • A. O pino b6 do flip-flop pode estar em curto circuito com a terra.
  • B. O pino b4 do flip-flop pode estar em curto circuito com Vcc, ativando a linha 'set' do flip-flop.
  • C. O pino a4 da porta NAND pode estar em curto circuito com Vcc.
  • D. Um defeito interno no flip-flop (pino b5) impede Q de responder adequadamente.