Questão 699666 - Eletrônica Analógica
Concurso: Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC (CEITEC) 2012
Cargo: Analista Administrativo - Área Engenharia Elétrica (ETEA - PRANBA)
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Nível: Superior
Engenharia Elétrica e Engenharia Eletrônica Eletrônica Eletrônica Analógica
Cada fio de um par de interconexões de 1 mm tem distribuição linear de capacitância de 2,5 fF/μm em relação ao plano de
terra representado pelo substrato e 2,5 fF/μm em relação ao fio adjacente. Cada interconexão é ligada a um inversor CMOS
com resistência de 20 kΩ. Pode-se afirmar que os retardos de contaminação e de propagação ao longo do caminho das
interconexões serão, respectivamente, iguais a: (despreze a capacitância parasita do inversor CMOS e a resistência dos fios)
- A. 25 ns e 75 ns.
- B. 2,5 ns e 7,5 ns.
- C. 5 ns e 90 ns.
- D. 50 ns e 150 ns.
- E. 45 ns e 45 ns.