Para aumentar a velocidade de processamento de microprocessadores com arquitetura CISC, é comum desenvolver um conjunto de instruções reduzido, com um número reduzido de formatos de instrução.
