A ocorrência de erros na transmissão e recepção de pacotes nas redes de comunicação é algo bastante comum. Os erros podem ser causados por interferências eletromagnéticas, envelhecimento de componentes, curto-circuito, que acabam afetando as mensagens, fazendo com que, por exemplo, um bit “0” seja enviado, e na transmissão acabe sendo transformado em um bit “1”, ou seja, o receptor recebe uma informação diferente daquela que foi enviada. Sobre as técnicas de detecção e correção de erros, marque a opção incorreta abaixo.
No código de verificação de paridade simples, uma palavra de dados de 𝑘 bits é transformada em uma palavra de código de 𝑛 bits, em que 𝑛 = 𝑘 + 1. O bit extra, denominado bit de paridade, é selecionado para tornar par, ou ímpar, o número total de bits 1s na palavra de código.
Em técnicas de soma de verificação, os bits de dados são tratados como uma sequência de números inteiros de 𝑘 bits. Um método simples de soma de verificação é somar esses inteiros de 𝑘 bits e usar o total resultante como bits de detecção de erros.
Na técnica de verificação de redundância cíclica (CRC) os geradores G podem ter 8,12, 16 e 32 bits, ou seja, 𝑟 pode ser 8, 12, 16 ou 32. Nesta técnica, cada padrão de CRC pode detectar erros de rajada de menos do que 𝑟 + 8 bits.
Todos os cálculos de CRC (cyclic redundancy check) são feitos por aritmética de módulo 2 sem “vai 1” nas adições nem “empresta 1” nas subtrações. Isso significa que a adição e a subtração são idênticas e ambas são equivalentes à operação ou exclusivo (XOR) bit a bit dos operandos.
Na técnica de verificação de paridade bidimensional os dados são organizados em uma tabela (linhas e colunas) onde para cada linha e cada coluna, é calculado 1 bit de verificação de paridade, a tabela toda é então enviada ao receptor.