A linguagem VerilogAMS HDL (Analog and Mixed-Signal Extensions to Verilog Hardware Description Language) estende
as características de uma linguagem de modelagem digital para prover uma linguagem unificada com semânticas analógicas
e digitais e com compatibilidade retroativa. A respeito da linguagem VerilogAMS HDL, a afirmação FALSA é que contém
as informações de que
A
números reais discretos podem ser acessados por variáveis no contexto contínuo (analógico) como números reais.
B
números inteiros discretos podem ser acessados por variáveis no contexto contínuo (analógico) como números inteiros.
C
números inteiros discretos podem ser acessados por variáveis no contexto contínuo (analógico) como números reais.
D
bits discretos e agrupamentos de bits (ex.: barramentos) somente são acessados por variáveis no contexto contínuo
(analógico) como números inteiros.
E
o acesso de variáveis a agrupamentos discretos com mais de 31 bits não é permitido.