Questão 699674 - Circuitos
Concurso: Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC (CEITEC) 2012
Cargo: Analista Administrativo - Área Engenharia Elétrica (ETEA - PRANBA)
Banca: FUNRIO Fundação de Apoio a Pesquisa, Ensino e Assistência (FUNRIO)
Nível: Superior
Engenharia Elétrica e Engenharia Eletrônica Eletrônica Eletrônica Analógica Circuitos
Na operação do software Virtuoso Layout Editor, o procedimento para fazer com que o software calcule as capacitâncias
parasíticas em todas as camadas de layout é:
- A. No menu, selecionar Verifiy, depois Extract, a seguir, na guia Extractor que se abrirá, clicar no botão Set Switches, selecionar a opção Extract_parasitic_caps e clicar em OK.
- B. No menu, selecionar Tools, depois Extract, a seguir, na guia Extractor que se abrirá, clicar no botão Set Switches, selecionar a opção Extract_parasitic_caps e clicar em OK.
- C. No menu, selecionar Verifiy, depois Extract, a seguir, na guia Extractor que se abrirá, marcar a opção Extract_parasitic_caps e clicar em OK.
- D. No menu, selecionar Tools, depois Extract, a seguir, na guia Extractor que se abrirá, marcar a opção Extract_parasitic_caps e clicar em OK.
- E. No menu, selecionar Design, depois Extract, a seguir, na guia Extractor que se abrirá, marcar a opção Extract_parasitic_caps e clicar em OK.