

Seu próximo nível começa aqui
Com a Assinatura Ilimitada, você tem tudo que precisa para sua aprovação.
Com a Assinatura Ilimitada, você combina prática, teoria e método em uma única assinatura com tudo que você precisa para sua aprovação.


Seu próximo nível começa aqui
Com a Assinatura Ilimitada, você tem tudo que precisa para sua aprovação.
Com a Assinatura Ilimitada, você combina prática, teoria e método em uma única assinatura com tudo que você precisa para sua aprovação.
A expressão a seguir F foi obtida a partir da simplifi cação de um circuito lógico.
![]()
A expressão booleana lógica simplificada resultante de F é:
![]()
![]()
![]()
![]()
![]()
Durante um pulso de CLOCK em um Flip-Flop JK em configuração mestre-escravo com as portas J e K em nível lógico 1 (um), a porta Q:
não altera seu nível lógico
sempre altera seu nível lógico
sempre vai para o nível lógico 0 (zero)
sempre vai para o nível lógico 1 (um)
Ao se comparar as tabelas verdade de uma porta lógica NAND, com três entradas, com a tabela verdade de uma porta OR, com três entradas, pode-se dizer que elas terão mesma saída em:
nenhuma combinação
5 combinações
6 combinações
todas as combinações
Pela tabela verdade da operação booleana E=(AB+BC) BC+(BC+AC)BA, a saída E será verdadeira (E=1) em:
2 combinações
3 combinações
4 combinações
5 combinações
A função lógica descrita pela tabela corresponde à função booleana mínima S=A⋅B+C⋅D+A⋅B⋅D.
Certo
Errado


Seu próximo nível começa aqui

Seu próximo nível começa aqui
Destrave a preparação completa para sua aprovação. Com a Assinatura Ilimitada, você estuda com os melhores professores do Brasil e todos os recursos Gran.
Circuitos integrados atuais são projetados com tecnologia CMOS para se obter alto nível de integração, alta velocidade de operação e baixo consumo de energia. Se a frequência do sinal aplicado em uma porta lógica CMOS aumentar, a potência média dissipada no circuito integrado vai
diminuir.
permanecer a mesma nos circuitos integrados modernos.
diminuir nos circuitos integrados com proteção contra ESD.
aumentar.
Uma empresa de semicondutores está desenvolvendo um novo circuito integrado que disponibiliza portas NAND CMOS de duas entradas com a mesma tecnologia que já vinha utilizando, mas decidiu aumentar o FAN-IN. A consequência usualmente mais relevante dessa decisão consiste no fato de que as portas ficarão:
mais lentas
mais rápidas
mais sensíveis a ruído
menos sensíveis a ruído
A figura mostra o diagrama de circuito lógico combinacional, usando portas lógicas construídas com a tecnologia CMOS.

Fonte: Banca Examinadora, 2026.
Quando as entradas de s1 e s0 estiverem com níveis lógicos s1 = 1 e s0 = 0, a saída Z será:
Z = b0.
Z = b1.
Z = b2.
Z = b3.
Se a função lógica que a tabela-verdade representa for implementada com lógica NMOS estática, o circuito apresentará menor consumo de potência e menor velocidade de comutação do que se for implementado com a tecnologia CMOS.
Certo
Errado
Em um sistema automatizado de controle de iluminação de um laboratório do Curso de Engenharia Elétrica, um engenheiro eletricista da equipe de automação da universidade deseja utilizar um flip-flop JK para armazenar o estado de acionamento de uma luminária inteligente. Durante a análise do circuito, verificou-se que as entradas do flip-flop são 𝐽=1 e 𝐾=1, enquanto o estado atual da saída é 𝑄𝑛=0. Após a chegada de um pulso de clock, deseja-se determinar o próximo estado da saída.
Com base no funcionamento do flip-flop JK, é CORRETO afirmar que:
O próximo estado será 𝑄𝑛+1=0, pois o flip-flop mantém o estado anterior quando 𝐽=1 e 𝐾=1.
O próximo estado será 𝑄𝑛+1=1, pois com 𝐽=1 e 𝐾=1 ocorre a comutação do estado anterior.
O próximo estado será indeterminado, pois a combinação 𝐽=1 e 𝐾=1 é inválida para o flip-flop JK.
O próximo estado será sempre 𝑄𝑛+1=1, independentemente do estado atual da saída.
O próximo estado será 𝑄𝑛+1=0, pois a entrada 𝐾=1 possui prioridade sobre a entrada J.


Seu próximo nível começa aqui
Seu desenvolvimento não pode ter limites. Garanta sua Assinatura Ilimitada e libere uma preparação completa com os melhores professores do Brasil.
Analise os Circuitos Lógicos apresentados abaixo e, a seguir, assinale a opção que apresenta a correta correlação entre as figuras e sua denominação.

(I) AND (II) OR (III) XOR (IV) AND
(I) AND (II) OR (III) AND (IV) XOR
(I) AND (II) OR (III) XOR (IV) OR
(I) OR (II) AND (III) AND (IV) XOR
(I) AND (II) AND (III) XOR (IV) OR
Analise a tabela verdade a seguir.

A tabela verdade é uma ferramenta da lógica matemática utilizada na eletrônica digital para determinar o valor lógico (verdadeiro ou falso) de proposições compostas, mapeando todas as combinações possíveis entre proposições simples. Um determinado processo industrial é representado pela tabela verdade apresentada, composta por três entradas (A, B e C) e uma saída (Y). A expressão simplificada de saída da tabela é
𝑌 = A𝐵C + 𝐴BC + 𝐴𝐵C + 𝐴𝐵𝐶.
𝑌 = 𝐴𝐵 + A𝐶 + 𝐵𝐶.
𝑌 = 𝐴𝐵 + 𝐴𝐶 + B𝐶.
𝑌 = 𝐴𝐵 + 𝐴𝐶 + 𝐵𝐶.
Em uma porta lógica XNOR com duas entradas, a saída não será igual ao produto das entradas quando estas:
tiverem níveis lógicos iguais
tiverem níveis lógicos diferentes
estiverem em nível lógico 1 (um)
estiverem em nível lógico 0 (zero)
A operação booleana E=((AC+AD)BA+(AB+AC)CB)AD equivale a:
E=ABC
E=ABD
E=ACD+ABC
E=ACD+ABD
Sistemas de Instrumentação e Controle (I&C) utilizam diagramas lógicos para representar condições de operação, permissivos, intertravamentos e funções de proteção de equipamentos. Esses diagramas podem empregar blocos analógicos (comparadores, filtros, limitadores) e digitais (portas lógicas, latches, flip-flops, temporizadores), permitindo a análise estruturada das respostas do sistema frente a falhas e condições operacionais.
Considerando princípios de avaliação e interpretação de diagramas lógicos de controle e proteção, é correto afirmar que
em diagramas de intertravamento digital, portas AND são utilizadas para acionar um equipamento sempre que qualquer das condições de entrada for verdadeira, enquanto portas OR garantem que o equipamento só opere quando todas as condições forem satisfeitas.
em sistemas de proteção, comparadores analógicos são usados para converter sinais digitais em níveis de tensão compatíveis com sensores, permitindo que o controlador digital interprete estados binários de falha.
temporizadores (on-delay e off-delay) são inadequados para uso em malhas de controle, pois introduzem atrasos que inviabilizam a coordenação entre dispositivos de campo e lógica de supervisão.
o uso de latches e flip-flops em lógica de proteção permite a retenção de estados de falha, de forma que um evento perigoso permaneça registrado, mesmo após o retorno do sinal de processo às condições normais.
em sistemas de I&C, funções de proteção e funções de controle são equivalentes, ambas usando exclusivamente lógica combinacional sem memória.


Seu próximo nível começa aqui

Seu próximo nível começa aqui
Destrave a preparação completa para sua aprovação. Com a Assinatura Ilimitada, você estuda com os melhores professores do Brasil e todos os recursos Gran.
Em relação a regras básicas para a multiplicação binária, assinale V (verdadeiro) ou F (falso) nos itens seguintes.
(__) 0x0 = 1
(__) 0x1 = 0
(__) 1x0 = 0
(__) 1x1 = 1
A sequência correta é
V – F – V – F
V – F – F – V
F – V – V – V
F – V – V – F
V – V – V – V
Qual é o bloco lógico equivalente a porta lógica da figura abaixo?






O trecho da tabela-verdade a seguir é para um sistema com três entradas (A, B, C) e uma saída (S).

O circuito ladder que representa corretamente sua lógica é:





O circuito digital a seguir, em que A e B correspondem às entradas, S corresponde à saída e Vdd = 5 V implementa corretamente a tabela-verdade apresentada.

Certo
Errado
Analise o circuito lógico da Figura 3 abaixo:

Figura 3
Qual é a correta expressão lógica correspondente?
S=A⊕B
S=(AB(C+BD)+AB)C
S=A⊕B
S=AB+AB
S=AB + AˉBˉ


Seu próximo nível começa aqui
Seu desenvolvimento não pode ter limites. Garanta sua Assinatura Ilimitada e libere uma preparação completa com os melhores professores do Brasil.