Questões de Concurso sobre Circuitos Lógicos

 
 
Disciplina
Assunto 1
Banca
Instituição
Cargo
Ano
Carreira
Área de formação
Escolaridade
Dificuldade
 
Comentários:
Professores
Alunos
Meus Comentários
Vídeo
 
Minhas questões:
Resolvidas
Não resolvidas
Certas
Erradas
 
Tipo de questão:
Certo e errado
Múltipla escolha
Incluir questões:
Anuladas
Desatualizadas
 
Questões:
Todas as questões
 
Filtro simplificado
 
Questões
Todas as questões
 
228 questões encontradas
Questões por página
20
Mais recentes
 

A expressão a seguir F foi obtida a partir da simplifi cação de um circuito lógico.


Imagem associada para resolução da questão


A expressão booleana lógica simplificada resultante de F é:


A

Imagem associada para resolução da questão


B

Imagem associada para resolução da questão


C

Imagem associada para resolução da questão


D

Imagem associada para resolução da questão


E

Imagem associada para resolução da questão

O circuito lógico combinacional a seguir possui três entradas 𝐴, 𝐵 e 𝐶 e é utilizado para acionar um LED quando a saída 𝑆 = 1.


Imagem associada para resolução da questão


O circuito foi instalado em um gabinete de equipamentos críticos e os sinais digitais de entrada representam os seguintes estados:


• 𝐴 = 0: porta do gabinete aberta;

• 𝐵 = 1: falha de ventilação detectada; e

• 𝐶 = 1: sobrecorrente detectada.


O LED será acionado quando


A

a porta do gabinete estiver fechada, não houver falha de ventilação e não houver sobrecorrente.


B

a porta do gabinete estiver aberta, não houver falha de ventilação e não houver sobrecorrente.


C

a porta do gabinete estiver fechada e houver, simultaneamente, falha de ventilação e sobrecorrente.


D

a porta do gabinete estiver aberta e houver, simultaneamente, falha de ventilação e sobrecorrente.


E

a porta do gabinete estiver aberta, ou houver falha de ventilação, ou houver sobrecorrente.

Uma empresa de semicondutores está desenvolvendo um novo circuito integrado que disponibiliza portas NAND CMOS de duas entradas com a mesma tecnologia que já vinha utilizando, mas decidiu aumentar o FAN-IN. A consequência usualmente mais relevante dessa decisão consiste no fato de que as portas ficarão:


A

mais lentas


B

mais rápidas


C

mais sensíveis a ruído


D

menos sensíveis a ruído

A figura mostra o diagrama de circuito lógico combinacional, usando portas lógicas construídas com a tecnologia CMOS.


Imagem associada para resolução da questão


Fonte: Banca Examinadora, 2026.


Quando as entradas de s1 e s0 estiverem com níveis lógicos s1 = 1 e s0 = 0, a saída Z será:


A

Z = b0.


B

Z = b1.


C

Z = b2.


D

Z = b3.

Durante um pulso de CLOCK em um Flip-Flop JK em configuração mestre-escravo com as portas J e K em nível lógico 1 (um), a porta Q:


A

não altera seu nível lógico


B

sempre altera seu nível lógico


C

sempre vai para o nível lógico 0 (zero)


D

sempre vai para o nível lógico 1 (um)

Ao se comparar as tabelas verdade de uma porta lógica NAND, com três entradas, com a tabela verdade de uma porta OR, com três entradas, pode-se dizer que elas terão mesma saída em:


A

nenhuma combinação


B

5 combinações


C

6 combinações


D

todas as combinações

Pela tabela verdade da operação booleana E=(AB+BC) BC+(BC+AC)BA, a saída E será verdadeira (E=1) em:


A

2 combinações


B

3 combinações


C

4 combinações


D

5 combinações

Circuitos integrados atuais são projetados com tecnologia CMOS para se obter alto nível de integração, alta velocidade de operação e baixo consumo de energia. Se a frequência do sinal aplicado em uma porta lógica CMOS aumentar, a potência média dissipada no circuito integrado vai


A

diminuir.


B

permanecer a mesma nos circuitos integrados modernos.


C

diminuir nos circuitos integrados com proteção contra ESD.


D

aumentar.

Se a função lógica que a tabela-verdade representa for implementada com lógica NMOS estática, o circuito apresentará menor consumo de potência e menor velocidade de comutação do que se for implementado com a tecnologia CMOS.


C

Certo


E

Errado

Em um sistema automatizado de controle de iluminação de um laboratório do Curso de Engenharia Elétrica, um engenheiro eletricista da equipe de automação da universidade deseja utilizar um flip-flop JK para armazenar o estado de acionamento de uma luminária inteligente. Durante a análise do circuito, verificou-se que as entradas do flip-flop são 𝐽=1 e 𝐾=1, enquanto o estado atual da saída é 𝑄𝑛=0. Após a chegada de um pulso de clock, deseja-se determinar o próximo estado da saída.


Com base no funcionamento do flip-flop JK, é CORRETO afirmar que:


A

O próximo estado será 𝑄𝑛+1=0, pois o flip-flop mantém o estado anterior quando 𝐽=1 e 𝐾=1.


B

O próximo estado será 𝑄𝑛+1=1, pois com 𝐽=1 e 𝐾=1 ocorre a comutação do estado anterior.


C

O próximo estado será indeterminado, pois a combinação 𝐽=1 e 𝐾=1 é inválida para o flip-flop JK.


D

O próximo estado será sempre 𝑄𝑛+1=1, independentemente do estado atual da saída.


E

O próximo estado será 𝑄𝑛+1=0, pois a entrada 𝐾=1 possui prioridade sobre a entrada J.

Analise os Circuitos Lógicos apresentados abaixo e, a seguir, assinale a opção que apresenta a correta correlação entre as figuras e sua denominação.


Imagem associada para resolução da questão


A

(I) AND (II) OR (III) XOR (IV) AND


B

(I) AND (II) OR (III) AND (IV) XOR


C

(I) AND (II) OR (III) XOR (IV) OR


D

(I) OR (II) AND (III) AND (IV) XOR


E

(I) AND (II) AND (III) XOR (IV) OR

Analise a tabela verdade a seguir.


Imagem associada para resolução da questão


A tabela verdade é uma ferramenta da lógica matemática utilizada na eletrônica digital para determinar o valor lógico (verdadeiro ou falso) de proposições compostas, mapeando todas as combinações possíveis entre proposições simples. Um determinado processo industrial é representado pela tabela verdade apresentada, composta por três entradas (A, B e C) e uma saída (Y). A expressão simplificada de saída da tabela é


A

𝑌 = 𝐵 + 𝐴 + 𝐴𝐵 + 𝐴𝐵𝐶.


B

𝑌 = 𝐴𝐵 + 𝐶 + 𝐵𝐶.


C

𝑌 = 𝐴𝐵 + 𝐴𝐶 + 𝐶.


D

𝑌 = 𝐴𝐵 + 𝐴𝐶 + 𝐵𝐶.

Em uma porta lógica XNOR com duas entradas, a saída não será igual ao produto das entradas quando estas:


A

tiverem níveis lógicos iguais


B

tiverem níveis lógicos diferentes


C

estiverem em nível lógico 1 (um)


D

estiverem em nível lógico 0 (zero)

Sistemas de Instrumentação e Controle (I&C) utilizam diagramas lógicos para representar condições de operação, permissivos, intertravamentos e funções de proteção de equipamentos. Esses diagramas podem empregar blocos analógicos (comparadores, filtros, limitadores) e digitais (portas lógicas, latches, flip-flops, temporizadores), permitindo a análise estruturada das respostas do sistema frente a falhas e condições operacionais.


Considerando princípios de avaliação e interpretação de diagramas lógicos de controle e proteção, é correto afirmar que


A

em diagramas de intertravamento digital, portas AND são utilizadas para acionar um equipamento sempre que qualquer das condições de entrada for verdadeira, enquanto portas OR garantem que o equipamento só opere quando todas as condições forem satisfeitas.


B

em sistemas de proteção, comparadores analógicos são usados para converter sinais digitais em níveis de tensão compatíveis com sensores, permitindo que o controlador digital interprete estados binários de falha.


C

temporizadores (on-delay e off-delay) são inadequados para uso em malhas de controle, pois introduzem atrasos que inviabilizam a coordenação entre dispositivos de campo e lógica de supervisão.


D

o uso de latches e flip-flops em lógica de proteção permite a retenção de estados de falha, de forma que um evento perigoso permaneça registrado, mesmo após o retorno do sinal de processo às condições normais.


E

em sistemas de I&C, funções de proteção e funções de controle são equivalentes, ambas usando exclusivamente lógica combinacional sem memória.

Em relação a regras básicas para a multiplicação binária, assinale V (verdadeiro) ou F (falso) nos itens seguintes.

(__) 0x0 = 1

(__) 0x1 = 0

(__) 1x0 = 0

(__) 1x1 = 1

A sequência correta é


A

V – F – V – F


B

V – F – F – V


C

F – V – V – V


D

F – V – V – F


E

V – V – V – V

 
Ir para a página:
OK
 
Gerar simulado