Imagem de fundo

Considerando que o sinal "RESET" é mantido em nível lógico...

Com base no circuito digital e no "timing" mostrados abaixo, responda as questões 20 e 21.

Imagem associada para resolução da questão

Considerando que o sinal "RESET" é mantido em nível lógico 1, as seqüências em XYZ voltarão a se repetir após

A
1 transição positiva e 5 transições negativas do "clock".

B
4 períodos do "clock".

C
6 (seis) bordas de descida do "clock".

D
8 bordas de subida do "clock".