

Seu próximo nível começa aqui
Seu desenvolvimento não pode ter limites. Garanta sua Assinatura Ilimitada e libere uma preparação completa com os melhores professores do Brasil.
Em projetos digitais síncronos, o cumprimento dos requisitos de temporização é fundamental. Em FPGAs (Field-Programmable Gate Arrays) o timming é verificado comparando o atraso total de propagação de um sinal através do caminho da lógica combinacional com o período do clock. A falha de temporização (timming requirements not met) é tipicamente um resultado de um projeto ruim, incorreto ou incompleto.
Em FPGAs, o acúmulo de atrasos de propagação se torna um problema crítico e é agravado quando
aumenta a quantidade de lógica combinacional entre dois elementos síncronos, criando long combinacional paths.
o período do clock é aumentado, permitindo maior folga para o atraso de propagação.
são utilizados blocos dedicados com PLLs e DSP, que reduzem automaticamente as restrições de timing.
a frequência de operação é reduzida, diminuindo a necessidade de análise de temporização.
a ferramenta de síntese força pipeline adicional entre os estágios, encurtando os caminhos críticos.