O circuito precedente utiliza dois flip-flops tipo D, ambos acionados por borda de subida do sinal de relógio (clk). Nesse circuito, quaisquer controles assíncronos (PRESET/CLEAR), se existentes, estão configurados de modo a permitir operação contínua. Em relação ao circuito mostrado, julgue o item a seguir. As informações presentes no circuito permitem inferir que os estados das saídas (Q1, Q0), observados imediatamente após cada borda de subida do relógio, evoluem de forma cíclica, conforme a seguinte a sequência.00 → 10 → 11 → 01 → 00 → ...

As informações presentes no circuito permitem inferir que...

Q4421455

Engenharia Elétrica e Engenharia Eletrônica Circuitos Sequenciais

Ano: 2026

Banca: Centro de Seleção e de Promoção de Eventos UnB - CESPE CEBRASPE

Prova: CESPE/CEBRASPE - UDESC - Técnico Universitário de Desenvolvimento - Área: Engenheiro Eletricista - 2026

As informações presentes no circuito permitem inferir que os estados das saídas (Q1, Q0), observados imediatamente após cada borda de subida do relógio, evoluem de forma cíclica, conforme a seguinte a sequência.

00 → 10 → 11 → 01 → 00 → ...

Certo

Errado

Comentários Marcadores Anotações (0) Estatísticas Reportar erro

As informações presentes no circuito permitem inferir que os estados das saídas (Q1, Q0...