Em sistemas VLSI síncronos, o deslizamento do relógio...

Aumente suas chances de aprovação AGORA Acelere sua aprovação!

Assinatura Ilimitada por R$

Ver planos Assinar agora

1

Q623670

Engenharia Elétrica e Engenharia Eletrônica Eletrônica digital

Banca: Centro de Seleção e de Promoção de Eventos UnB - CESPE CEBRASPE

Prova: CESPE/CEBRASPE - MCT - Tecnologista Pleno 2 - Área Engenharia - 2004

A respeito de projeto e otimização de circuitos integrados, julgue os seguintes itens.

Em sistemas VLSI síncronos, o deslizamento do relógio (clock skewing) constitui, normalmente, um problema, porém, em certos casos, ele pode ser utilizado para acelerar a vazão em estruturas do tipo pipeline.

C

Certo

E

Errado

Comentários Marcadores Anotações (0) Estatísticas Reportar erro