Seu próximo nível começa aqui
Seu desenvolvimento não pode ter limites. Garanta sua Assinatura Ilimitada e libere uma preparação completa com os melhores professores do Brasil.
Dado o seguinte trecho de código em System Verilog...
Dado o seguinte trecho de código em System Verilog.
...
rand bit [3:0] Instr;
rand bit [3:0] ALU_OP;
constraint todos_os_valores {
(Instr != 4’d0) -> (ALU_OP == 4’d0);
}
Qual a probabilidade de se ter Instr == 4’d0 e ALU_OP == 4’d3?
A
1/16
B
1/31
C
1/256
D
1/128
E
0