Considere os estágios abaixo. IF: Instruction fetch. ID:...
Imagem de fundo

Considere os estágios abaixo. IF: Instruction fetch. ID:...

Considere os estágios abaixo.

IF: Instruction fetch.

ID: Instruction decode, register fetch.

EX: Execution. MEM: Memory access.

WB: Register write back.

Tratam-se dos cinco estágios clássicos de


A
pipeline de instruções em alguns processadores CISC.

B
controle hardwired microprogramado em processadores CISC.

C
do processo de deadlock em processadores RISC.

D
pipeline de instruções em alguns processadores RISC.

E
operações nos registradores dos processados CISC.