Um determinado módulo de memória SDRAM foi adquirido
para o trabalho em um sistema de computação gráfica
sem overclock e deve-se certificar se ele é adequado para
essa tarefa. Ele apresenta, na sua etiqueta do fabricante,
a seguinte informação sobre valores de latência: 5-4-3-15.
Essa informação indica, em ciclos de clocks, que, para
esse módulo, o intervalo
A
existente entre a requisição de um dado pelo processador
e a entrega desse dado pela memória é igual a 5.
B
existente entre a ativação da linha e da coluna de um
determinado dado é igual a 1.
C
existente entre a ativação do sinal CS (Chip Select) e
qualquer outro comando é igual a 4.
D
existente que informa o tempo gasto entre desativar o
acesso a uma linha e ativar o acesso a outra é igual a 15.
E
necessário entre um comando de ativar linha e a
próxima ação do mesmo tipo é igual a 3.