Questões de Concurso sobre Arquitetura

Na arquitetura RISC, ao contrário da arquitetura CISC, os processadores são capazes de executar apenas algumas poucas instruções simples. Os processadores RISC, por terem um menor número de circuitos internos, podem trabalhar a frequências mais altas. Com relação ao desempenho, a arquitetura RISC apresenta redução do tamanho do CPI, em troca de maior tamanho do código.

A arquitetura i386 possui suporte à memória virtual, multiprogramação e multitarefa. Quando usado em computadores do tipo PC, pode executar programas 8086 em modo virtual sem precisar abandonar o modo protegido.

A arquitetura x86 é classificada como máquina RISC, enquanto a família Pentium e a arquitetura MIPS são exemplos de máquinas CISC.

Para as arquiteturas pipeline, a medida CPI (ciclos por instrução) é a razão entre o número total de ciclos por segundo e o número de instruções executadas.

O universo dos computadores pessoais tem seu início em 1981 com o IBM PC-XT. Este que foi conhecido historicamente como primeiro PC tinha como processador um IBM:

O conjunto de instruções da arquitetura x86 é estendida, para operações em 64 bits, na arquitetura x86-64, que também provê instruções multimídia de 128 bits.

Em relação às arquiteturas de computadores RISC e CISC, considere:

I. Muitos registros de uso genérico.

II. Instruções de tamanho variável.

III. Modos de endereçamento complexos permitem que muitos endereços possam ser calculados pelo hardware.

IV. Operações complexas conseguidas à custa de operações simples.

As características contidas em I, II, III e IV referemse, correta e respectivamente, a

Em um computador com 64K células de memória, instruções de um operando, e um conjunto de 256 instruções de máquina, em que cada instrução tenha o tamanho de uma célula, que é o mesmo tamanho da palavra do sistema, as instruções que trabalham com o modo de endereçamento direto nessa máquina devem ter 16 bits de tamanho.

Na arquitetura cliente-servidor, a característica que diferencia um sistema em múltiplas camadas de um que utiliza apenas três camadas reside na

O processamento de dados requer a execução de uma série de etapas que podem ser realizadas automaticamente por um computador. Tais etapas podem ser executadas na forma de um programa, que consiste em um conjunto de instruções.

Os blocos identificados por #3 e #2 na figura correspondem à unidade lógica e aritmética (ULA) e à memória, respectivamente, e formam a unidade central de processamento.

Processadores CISC são capazes de processar instruções complexas. Há processadores CISC em que tais instruções, para serem executadas, precisam ser decompostas em micro- operações. Para acelerar o processamento de instruções, alguns dos processadores CISC têm suas arquiteturas organizadas como linhas de montagem (pipelines). Isso possibilita que, em um dado momento, diferentes instruções estejam em diferentes etapas dos seus processamentos.

As principais características de uma arquitetura RISC incluem a presença de grande número de registradores de uso geral, formato de instruções uniforme e sistema de endereçamento complexo.

São características típicas dos processadores com arquitetura RISC: pequeno conjunto de instruções; uso de instruções para a transferência de dados entre a memória principal e os registradores no processador; modos de endereçamento são limitados visando simplificar os cálculos de endereços; simplificação e uniformização dos formatos das instruções para simplificar a decodificação das mesmas.

Analise as seguintes sentenças sobre as arquiteturas RISC e CISC e escolha a alternativa que contém apenas sentenças CORRETAS.

I. Os processadores RISC possuem um conjunto de instruções reduzidas .

II. As instruções nos processadores CISC são simples e por isso mais lentas.

III. Uma das desvantagens dos processadores CISC é a complexidade da Unidade de Controle devido a variedade e a complexidade das instruções.

IV. Os computadores pessoais baseados na arquitetura IBM-PC usam processadores RISC.

V. A performance de um processador RISC não depende diretamente do código gerado pelo programador.

A memória nos computadores que usam processadores com arquitetura RISC, ou CISC, tipicamente é organizada de modo hierárquico. Há computadores com duas caches nível 1 (L1), uma para dados e outra para instruções. As caches L1 são externas ao processador e, para acessá-la, um processador tipicamente usa o mesmo barramento que usa para acessar a memória principal presente no sistema.

O padrão IEEE POSIX (portable operating system-IX) define um jogo mínimo de instruções de processadores para a construção de sistemas portáveis entre vários computadores.

Há computadores que empregam processadores CISC e que contém, em hardware, uma unidade de gerência de memória (MMU) para prover suporte ao sistema de gerência de memória virtual. Há MMUs que possibilitam a memória ser dividida em segmentos e segmentos em páginas. Quando de uma falta de uma página (page fault), uma possível forma de uma MMU notificar o processador é via uma interrupção.

Em processadores que apresentam modos de funcionamento núcleo e usuário, um programa executado em modo usuário tem acesso a um conjunto de instruções mais restrito que um programa executado em modo núcleo.

O bloco identificado por #1 na figura corresponde à unidade de controle, na qual as instruções, que representam as operações a serem realizadas, são identificadas.