Seu próximo nível começa aqui
Com a Assinatura Ilimitada, você tem tudo que precisa para sua aprovação.
Com a Assinatura Ilimitada, você combina prática, teoria e método em uma única assinatura com tudo que você precisa para sua aprovação.
- Gran Questões
- Questões
Questões de Concurso sobre Pipeline
Disciplina
1
Assunto
1
Banca
Instituição
Cargo
Ano
Carreira
Área de formação
Escolaridade
Dificuldade
Comentários:
Professores
Alunos
Meus Comentários
Vídeo
Minhas questões:
Resolvidas
Não resolvidas
Certas
Erradas
Tipo de questão:
Certo e errado
Múltipla escolha
Incluir questões:
Anuladas
Desatualizadas
Questões:
Todas as questões
Filtro simplificado
Questões
Todas as questões
90
questões
encontradas
20
Mais recentes
O analista Pedro definiu no Logstash do TJDFT um novo pipeline de processamento de dados de nome SPipeline. A saída definida em SPipeline exige que os dados sejam estruturados. No entanto, a entrada definida em SPipeline consiste em um arquivo de texto arbitrário e não estruturado.
A fim de estruturar a entrada do SPipeline com o uso de expressões regulares, Pedro deve adicionar ao SPipeline o filtro do Logstash:
A
drop;
B
mutate;
C
grok;
D
clone;
E
aggregate.
Quanto maior o número de estágios de um pipeline, maior será sua taxa de execução.
C
Certo
E
Errado
O principal objetivo da estrutura de pipeline de instruções em um processador é evitar a sobreposição dos dados das operações que são executadas simultaneamente.
C
Certo
E
Errado
Ano:
2021
Banca:
Instituto AOCP
O pipeline é uma forma de organização dos processadores para melhorar o seu desempenho. De que forma o pipeline possibilita o ganho de desempenho de processamento
A
Permitindo o acesso direto à memória RAM pelo processador.
B
Permitindo o acesso direto à memória RAM por outros componentes do computador.
C
Através da inserção de mais de um núcleo de processamento em um único chip.
D
Tornando o barramento do sistema um meio compartilhado entre os principais componentes do computador.
E
Dividindo o processamento das instruções em mais etapas.
Selecione o item que completa adequadamente a lacuna da afirmativa a seguir:
“______________ é uma técnica de implementação de hardware que permite a sobreposição temporal das diversas fases de execução das instruções no processador, aumenta o número de instruções executadas simultaneamente, reduzindo assim o
tempo de execução global das tarefas. ”
A
Barramento
B
Conector RJ45
C
Registrador
D
TCP/IP
E
Pipeline
Pipeline é uma técnica de implementação de processadores, que permite a seguinte funcionalidade
A
disponibilizar todo o hardware acessível ao programador e as instruções que manipulam dados dentro desse hardware.
B
executar a comunicação entre a memória e a CPU por meio dos barramento de dados, de endereços e de controle.
C
realizar o escalonamento preemptivo para repartir uniformemente o tempo da CPU entre todos os processos prontos para a execução.
D
dividir a execução de uma instrução em fases ou estágios, abrindo espaço para execução simultânea de múltiplas instruções.
Pipeline (paralelismo) é uma técnica que permite que uma instrução seja dividida e executada em n estágios. Basicamente, é um conceito em que uma instrução é dividida em várias partes, permitindo que cada uma dessas partes ou estágios, sejam executados de forma paralela, com recursos ou parte deles, dedicados para cada uma das partes.
Considerando a técnica de pipeline e fazendo uma analogia com uma lavanderia, considere que uma máquina de lavar roupas leva 30 minutos para concluir sua tarefa, uma secadora leva 20 minutos e a passadora de roupas 10 minutos. Quanto tempo essa lavanderia levaria para lavar 3 pacotes de roupas e entregá-los secos para os clientes, usando respectivamente processamento sequencial e utilizando a técnica pipeline.
A
Sequencial: 3 horas, Pipeline: 2 horas e 30 minutos.
B
Sequencial: 3 horas, Pipeline: 2 horas.
C
Sequencial: 1 hora, Pipeline: 30 minutos.
D
Sequencial: 1 hora, Pipeline: 50 minutos.
Determinado tipo de arquitetura explora o paralelismo de instrução ou Instrucion Level Parallelism (ILP). As múltiplas unidades funcionais independentes permitem executar simultaneamente mais de uma instrução por ciclo. Nesta arquitetura o pipeline de hardware permite que todas as unidades possam executar concorrentemente. O número de instruções por ciclo de clock pode variar, e estas são escaladas de modo estático ou dinâmico. Máquinas com este tipo de arquitetura tentam paralelizar a execução de instruções independentes, em cada estágio do pipeline.
Estas são características da arquitetura
A
VLIW − Very Long Instruction Work.
B
de processadores superescalares.
C
Hiperpipeline.
D
de processadores ESPP − Enhanced Super-Parallel Processor.
E
de supercomputadores como o Summit, de 200 pentaflops por segundo, da Cray.
O uso de Pipeline aumenta significativamente o desempenho da CPU (no número de instruções executadas por unidade de tempo), mas este não reduz o tempo de execução das instruções individualmente; outro problema é que existem situações nas quais acontecem conflitos de recursos (quando o hardware não pode suportar todas as combinações possíveis de instruções em execução concorrente). A que se refere o texto?
A
falta de Página (Page Fault)
B
multiplexação
C
distúrbio Estrutural
D
multithread
E
fragmentação
O processo de buscar instruções na memória é um dos grandes gargalos na velocidade de execução da instrução. Uma das estratégias para amenizar esse problema é o conceito de pipeline, que consiste em
A
armazenar todas as instruções em registradores de cache L2.
B
decodificar as instruções em linguagem de máquina.
C
salvar o conjunto de instruções em um disco local, de fácil acesso.
D
dividir a execução da instrução em múltiplas partes.
E
uma busca antecipada da instrução a ser executada.
No ARMv7, o pipeline tem três estágios, os quais são executados sequencialmente.
C
Certo
E
Errado
Considere a seguinte definição de um importante conceito relacionado às arquiteturas dos computadores modernos:
Divide a execução da instrução em várias partes, cada uma manipulada por uma parte dedicada do hardware, sendo que todas essas partes podem ser executadas em paralelo.
Trata-se do conceito
A
de RAID.
B
de pipeline.
C
de multithread.
D
de execução especulativa.
E
do princípio da localidade de referência.
Um dado programa possui 1000 instruções. Supondo que o tempo médio de execução de cada instrução seja de 5ns (sem pipeline). Qual o ganho de desempenho aproximado na execução desse mesmo programa usando um processador com pipeline de 5 estágios com ciclo de 2ns?
A
2,5
B
5,0
C
10,5
D
20,0
E
40,0
A arquitetura de um computador é construída de maneira a oferecer o melhor desempenho possível a um computador, de modo que este atenda às solicitações do usuário o mais rápido possível. Neste sentido podemos afirmar que pipelining:
A
É uma técnica utilizada para aumentar o desempenho do computador criando múltiplos canais de comunicação entre o processador e a memória cache.
B
Aumenta o desempenho do computador dividindo a memória cache em níveis e alocando -a no processador.
C
Aumenta o desempenho do computador pois introduz uma técnica que faz com que o processador execute múltiplas instruções de forma paralela em diferentes estágios.
D
É uma técnica criada pela Intel também chamada de Hyper-Threading que aumenta significativamente o desempenho do computador.
Analise as afirmativas sobre pipeline a seguir, identificando com “V” as VERDADEIRAS e com “F” as FALSAS.
( ) O pipeline é uma técnica de paralelismo ao nível de instrução.
( ) O objetivo do pipeline é acelerar a decodificação das instruções.
( ) O pipeline divide a execução das instruções em estágios especializados.
( ) O primeiro estágio normalmente é responsável pela decodificação da instrução.
( ) Um pipeline nunca pode ser duplicado.
Assinale a alternativa CORRETA na sequência de cima para baixo:
A
V – V – V – V – V.
B
V – V – F – F – F.
C
F – V – V – F – F.
D
F – F – V – F – F
E
V – F – V – F – F.
As arquiteturas modernas de computadores costumam tirar proveito de uma técnica chamada de “pipelining”. Com esta técnica, o projetista de um processador procura:
A
Realizar pequenas atividades em paralelo usando, ao mesmo tempo, as várias fases de execução de instruções do processador.
B
Realizar pequenas atividades em paralelo usando, ao mesmo tempo, as várias fases da unidade de gerenciamento de memória do processador.
C
Realizar pequenas atividades em série, iniciando cada uma somente quando a atividade anterior for terminada.
D
Realizar pequenas atividades em paralelo usando, ao mesmo tempo, as várias cores disponíveis dentro do processador.
E
Realizar pequenas atividades em paralelo usando, ao mesmo tempo, as várias fases da máquina de estados do processador.
Técnica de hardware capaz de permitir que o processador faça a busca de uma ou mais instruções a serem executadas, além da próxima a ser executada, colocando essas instruções em uma fila de memória no processador, onde esperam o momento para serem executadas, quando uma instrução termina o primeiro estágio e vai para o segundo estágio, a próxima instrução vai para o primeiro estágio. Qual é essa técnica?
A
Overclocking
B
Endereçamento de memória
C
Cloud computing
D
Pipeline
No processamento multicore, o projeto de um processador
superescalar inclui bancos de registradores que são replicados
a fim de que várias instruções possam compartilhar os estágios
do pipeline.
C
Certo
E
Errado
Assinale a alternativa que apresenta uma das características da arquitetura de Harvard.
A
Usa a microprogramação.
B
Utiliza o mesmo espaço de memória para armazenar os dados e programas.
C
Permite o pipeline.
D
Possui uma memória, uma ALU, uma CPU composta por diversos registradores e uma UC.
E
Possui um único barramento para dados entre a CPU e a memória principal.
Analise os itens abaixo, relacionando a coluna da esquerda com a coluna da direita.
(A) Superescalar | (1) Pipelines com grande número de estágios. |
(B) Multiprocessadores | (2) Múltiplos processadores em um único encapsulamento. |
(C) Superpipeline | (3) Múltiplos pipelines que operam em paralelo. |
(D) Multicore | (4) Execição de instruções fora de ordem em um pipeline |
(E) Pipeline dinâmico | (5) Múltiplos processadores compartilhando um espaço de endereços. |
Assinale a alternativa que contempla os itens associados corretamente.
A
A com 3, B com 5, C com 1, D com 2 e E com 4
B
A com 2, B com 1, C com 4, D com 5 e E com 3
C
A com 1, B com 3, C com 2, D com 4 e E com 5
D
A com 5, B com 4, C com 3, D com 1 e E com 2
E
A com 4, B com 2, C com 5, D com 3 e E com 1
Gerar simulado