Questões de Concurso sobre Eletrônica analógica e digital - Página 13 | Gran Questões

Questões de Concurso sobre Eletrônica analógica e digital

 
 
Disciplina 1
Assunto 9
Banca
Instituição
Cargo
Ano
Carreira
Área de formação
Escolaridade
Dificuldade
 
Comentários:
Professores
Alunos
Meus Comentários
Vídeo
 
Minhas questões:
Resolvidas
Não resolvidas
Certas
Erradas
 
Tipo de questão:
Certo e errado
Múltipla escolha
Incluir questões:
Anuladas
Desatualizadas
 
Questões:
Todas as questões
 
Filtro simplificado
 
Questões
Todas as questões
 
611 questões encontradas
Questões por página
20
Mais recentes
 

Quando em polarização reversa, a junção PN de um diodo pode chegar à ruptura, cujo comportamento é modelado pelo efeito Zener, também denominado efeito de avalanche.


C
Certo

E
Errado

O circuito acima apresentado pode atuar como diferenciador, com constante de tempo C0R1, e também como inversor, pois a tensão de saída está defasada em 180º em relação à tensão de entrada.


C
Certo

E
Errado

O estado de um flip-flop se altera sempre que o sinal de clock estiver ativo e houver mudança na entrada de dados. No latch síncrono, o estado é alterado na transição do clock, desde que haja alteração na entrada de dados.


C
Certo

E
Errado

A corrente I3 é, em mA, igual a


A

0.


B

2,73 (entrando no amplificador operacional).


C

2,73 (saindo do amplificador operacional).


D

3 (entrando no amplificador operacional).


E

3 (saindo do amplificador operacional).

Deseja-se eliminar a interferência da rede elétrica (60 Hz) de um sinal limitado em frequência com frequência máxima ƒmax = 20 Hz. Nos circuitos apresentados a seguir, considere os valores: R = 1 kΩ, C = 5 μF e L = 10 μH. A entrada do circuito é representada pela fonte V, e a saída está indicada por VO. Assinale a alternativa que apresenta o circuito que melhor atende ao desejado.


A

Imagem associada para resolução da questão


B

Imagem associada para resolução da questão


C

Imagem associada para resolução da questão


D

Imagem associada para resolução da questão


E

Imagem associada para resolução da questão

Para um sistema de comunicações digital que possua codificação de canal linear, em blocos, binária, sistemática e denotada por C(6,3) essa codificação pode ser corretamente representada pela matriz geradora abaixo indicada.

Imagem associada para resolução da questão


C
Certo

E
Errado

A Rede Digital de Serviços Integrados (RDSI) em Faixa Estreita (FE) utiliza-se da rede metálica de assinantes. Para garantir a qualidade dos serviços da RDSI-FE, a resistência máxima, em Corrente Contínua, de enlace dos pares da rede metálica deve ser de


A

75 ohms.


B

120 ohms.


C

1 200 ohms.


D

1 300 ohms.


E

1 400 ohms.

A rede elétrica pode apresentar ruídos elétricos que podem interferir no funcionamento dos computadores ou até mesmo causar algum tipo de dano. O elemento específico para evitar esse problema, é o


A

disjuntor.


B

soft starter.


C

inversor de frequência.


D

filtro de linha.


E

fio terra.

E1 é um padrão europeu de linha telefônica digital, o qual foi adotado no Brasil. Esse padrão possui uma taxa de transmissão de 2 Mbps e é dividido em 32 canais de 64 kbps, sendo 30 para voz e 2 reservados para sinalização.

C
Certo

E
Errado
Se o diagrama apresentado tivesse sido obtido na entrada do receptor e sem qualquer processamento adicional, ele não corresponderia a um sinal proveniente de uma fibra óptica.

C
Certo

E
Errado
A única diferença entre os flip-flops JK e RS, no que concerne ao seu funcionamento, consiste no fato de que

A
para que o flip-flop JK somente mude seu estado na borda de descida da forma de onda CLK (clock) as entradas J e K devem estar em nível alto.

B
para que o flip-flop JK somente mude seu estado na borda de subida da forma de onda CLK (clock) as entradas R e S devem estar em nível alto.

C
para que o flip-flop JK somente mude seu estado na borda de subida da forma de onda CLK (clock) as entradas J e K devem estar em nível alto.

D
para que o flip-flop JK somente mude seu estado na borda de subida da forma de onda CLK (clock) as entradas R e S devem estar em nível baixo.

E
as mudanças de estado do flip-flop JK ocorrem somente na borda de subida da forma de onda CLK (clock).

O FET possui


A

impedância de entrada proporcional à corrente de dreno.


B

impedância de entrada muito elevada.


C

impedância de saída inversamente proporcional à tensão entre porta e fonte.


D

ganho de tensão sempre menor que a unidade.


E

ganho de corrente unitário.

 
Ir para a página:
OK
 
Gerar simulado