Em um circuito lógico flip-flop JK é inserido uma sequência de sinais para as entradas ...

Em um circuito lógico flip-flop JK é inserido uma sequência de sinais para as entradas J e K, conjuntamente com um sinal de clock, conforme figura abaixo. Considere que nos patamares altos as curvas representam o número lógico 1 e nos patamares baixos, representam 0. Inicialmente a saída Q estava no estado 0.

A partir do instante I, qual é a sequência correta por ciclo de clock para a saída Q?