Em um circuito lógico flip-flop JK é inserido uma sequência de sinais para as entradas J e K, conjuntamente com um sinal de clock, conforme figura abaixo. Considere que nos patamares altos as curvas representam o número lógico 1 e nos patamares baixos, representam 0. Inicialmente a saída Q estava no estado 0. A partir do instante I, qual é a sequência correta por ciclo de clock para a saída Q? Em um circuito lógico flip-flop JK é inserido uma sequência de sinais para as entradas J e K, conjuntamente com um sinal de clock, conforme figura abaixo. Considere que nos patamares altos as curvas representam o número lógico 1 e nos patamares baixos, representam 0. Inicialmente a saída Q estava no estado 0. A partir do instante I, qual é a sequência correta por ciclo de clock para a saída Q?

Em um circuito lógico flip-flop JK é inserido uma sequência...

Q3307536

Engenharia Elétrica e Engenharia Eletrônica Circuitos Sequenciais

Ano: 2024

Banca: Universidade Federal de Alfenas - UNIFAL

Prova: UNIFAL - UNIFAL - Técnico em Laboratório - Área Eletroeletrônica - 2024

Em um circuito lógico flip-flop JK é inserido uma sequência de sinais para as entradas J e K, conjuntamente com um sinal de clock, conforme figura abaixo. Considere que nos patamares altos as curvas representam o número lógico 1 e nos patamares baixos, representam 0. Inicialmente a saída Q estava no estado 0.

Imagem associada para resolução da questão

A partir do instante I, qual é a sequência correta por ciclo de clock para a saída Q?

001011.

110100.

101000.

111100.

Comentários Marcadores Anotações (0) Estatísticas Reportar erro