Seu próximo nível começa aqui
Com a Assinatura Ilimitada, você tem tudo que precisa para sua aprovação.
Com a Assinatura Ilimitada, você combina prática, teoria e método em uma única assinatura com tudo que você precisa para sua aprovação.
- Gran Questões
- Questões
Questões de Concurso sobre Arquiteturas clássicas
Disciplina
Assunto
1
Banca
Instituição
Cargo
Ano
Carreira
Área de formação
Escolaridade
Dificuldade
Comentários:
Professores
Alunos
Meus Comentários
Vídeo
Minhas questões:
Resolvidas
Não resolvidas
Certas
Erradas
Tipo de questão:
Certo e errado
Múltipla escolha
Incluir questões:
Anuladas
Desatualizadas
Questões:
Todas as questões
Filtro simplificado
Questões
Todas as questões
139
questões
encontradas
20
Mais recentes
O processo que consiste em dividir o ciclo de instrução em estágios independentes que podem se superpor uns aos outros, no tempo, é conhecido como:
A
RISC
B
UAL
C
PIPELINE
D
RDM
E
REM
A técnica que divide a execução de instruções em várias partes, sendo cada uma dedicada a uma parte do hardware, podendo ser executada em paralelo com o intuito de tornar o processamento mais rápido, denomina-se
A
pipeline.
B
phased processing.
C
prefetch buffer.
D
multiprocessing.
E
latência.
Supondo que somente uma CPU esteja disponível e cinco processos estejam no estado pronto, os mecanismos responsáveis por gerenciar a utilização da CPU são as threads.
C
Certo
E
Errado
O escalonamento de tarefas é uma atividade de processamento realizada pela CPU de um computador. Esta atividade permite executar de forma mais eficiente os processos considerados prioritários para o sistema operacional. Assinale a alternativa que apresenta o escalonamento de tarefas em um computador, utilizado como servidor de arquivos de uma rede.
A
O escalonamento garantido busca atender a demanda da rede, priorizando ações de leitura e escrita em arquivos e banco de dados.
B
O algoritmo de escalonamento FIFO (First In, First Out) atua na gravação de arquivos em disco, implementando o conceito de pilha de escalonamento.
C
Os algoritmos de escalonamento preemptivos devem permitir que um processo seja interrompido durante sua execução.
D
O algoritmo de escalonamento de múltiplas filas permite o acesso simultâneo a arquivos e banco de dados disponibilizados na rede.
E
O escalonador de longo prazo seleciona os processos na interface de rede, dando prioridade às ações de I/O (Input/Output).
O que é Overclock?
A
Técnica de se configurar qualquer tipo de componente eletrônico a trabalhar em um clock acima do especificado.
B
Técnica de se configurar determinados dispositivos de um computador.
C
Técnica que eleva o clock e muitos fabricantes recomendam.
D
Técnica aplicável exclusivamente para processadores de 800 MHz.
Os microprocessadores fabricados nas últimas décadas foram projetados com capacidades de processamento de palavras de 8, 16, 32 ou 64 bits. Assinale a alternativa que apresenta a capacidade de processamento e transferência de dados desses microprocessadores.
A
A classificação de um computador como 64 bits refere-se à dimensão dos registradores internos do processador, bem como do número de linhas de seu barramento de dados.
B
Os microprocessadores de 8 bits são utilizados para processamento de estruturas de dados baseadas em um byte.
C
Os computadores com tecnologia de 16 bits não chegaram a ser comercializados, pois seus protótipos apresentaram incompatibilidade com barramentos de dados digitais.
D
Os microprocessadores de 64 bits são capazes de rodar programas desenvolvidos com tecnologia de 32 bits, necessitando para isso de um módulo conversor interno.
E
O barramento de dados de um computador de 64 bits é composto por quatro vias de comunicação de 16 bits, cada uma com capacidade para dois bytes.
É o tipo de arquitetura paralela que consiste em máquinas formadas por milhares de CPUs padronizadas que apresentam bom desempenho pela quantidade de processadores e que, geralmente, utilizam uma rede de interconexão proprietária de desempenho muito alto. Trata-se de
A
SMP (Symmetric MultiProcessor).
B
MPP (Massively Parallel Processor).
C
PVP (Parallel Vector Processor).
D
DSM (Distributed Shared Memory).
E
COW (Cluster of Workstation).
O recurso Throttling implementado com sucesso nos processadores tem como objetivo: (Referência bibliográfica: Montagem, Configuração e Manutenção de Computadores - Editora Saber Ltda.- 2006 - Volume 2 - 2ª edição, pág. 46.)
A
Aumentar a perfomance do processador.
B
Evitar o sobreaquecimento do processador.
C
Diminuir o tempo de acesso à memória RAM.
D
Diminuir o tempo de resposta do coprocessador
E
Impedir a configuração de um overclock pelo usuário.
Em termos de arquitetura de computadores, é uma característica básica da arquitetura de Von Neumann:
A
memória de programa e memória de dados ficam separados em barramentos distintos.
B
todos os recursos, incluindo memória de programa, memória de dados e registradores de E/S, são conectados a CPU por meio de um único barramento de endereços e dados.
C
processamento sequencial, caracterizado pelo uso da técnica SIMD (Single Instruction, Multiple Data).
D
processamento paralelo, caracterizado pelo uso da técnica MIMD (Multiple Instruction, Multiple Data).
E
a coexistência de paralelismo na busca de instruções, proporcionada pelo barramento que permite o dobro de taxa de transferência.
Na arquitetura de von Neumann, a unidade básica de transferência da memória ou para a memória denomina-se
A
byte.
B
endereço.
C
instrução.
D
palavra.
E
dado.
Dadas as afirmativas sobre a Arquitetura de Computadores proposta por Von Neumann, analise-as e assinale a alternativa CORRETA.
I- Uma CPU (Central Process Unit) possui 4 componentes principais: Um conjunto de registradores, a Unidade Lógica e Aritmética (ALU - Arithmetic Logic Unit), a Unidade de Controle (CU - Control Unit) e a Memória Principal;
II- A CPU de um computador é responsável pelo processamento e execução dos programas armazenados na Memória Principal;
III- A Unidade Lógica e Aritmética é um circuito digital que realiza operações lógicas e aritméticas em base binária;
IV- O Contador de Programa (PC - Program Counter) é um registrador que armazena o endereço de memória da próxima instrução a ser executada pela CPU;
V- Os dados e as instruções são armazenados como um número binário em uma única memória de leitura e escrita.
A
Todas as afirmativas estão corretas.
B
Apenas as afirmativas II e III estão corretas.
C
Apenas as afirmativas I, III e IV estão corretas.
D
Apenas as afirmativas I e IV estão corretas.
E
Apenas as afirmativas II, III, IV e V estão corretas.
Considera-se que os tipos de dados inteiros utilizam tipicamente aritmética de ponto flutuante, enquanto os valores fracionários são implementados por aritmética de ponto fixo.
C
Certo
E
Errado
No gerenciamento de memória, o mecanismo de paginação utilizado pelo sistema operacional, além de facilitar a segmentação e a alocação mais eficiente da memória aos processos em execução, evita que o tamanho dos programas seja limitado pelo tamanho da memória principal.
C
Certo
E
Errado
Em uma pilha implementada na CPU, se a disposição dos bytes seguir a forma little endian, o endereço de memória do topo da pilha apontará para o endereço do byte mais significativo do último valor empilhado. Se a disposição dos bytes seguir a forma big endian, o topo da pilha será o endereço do byte menos significativo do último valor empilhado.
C
Certo
E
Errado
Os dispositivos de entrada e saída (E/S) são, normalmente, mais lentos do que o processador. Para que o processador não fique esperando pelos dispositivos de E/S, os sistemas operacionais fazem uso de interrupções, que são sinais enviados do dispositivo de E/S ao processador.
C
Certo
E
Errado
Em relação às arquiteturas paralelas, considere:
I. vários processos podem se comunicar apenas lendo e escrevendo na memória;
II. todas as CPUs veem a mesma imagem de memória e apenas um mapa de páginas e uma tabela de processos;
III. primitivas de software send e receive costumam ser utilizadas na comunicação entre processos;
IV. subdividir os dados corretamente e posicioná-los em localizações ótimas não é tão importante, visto que o posicionamento não afeta a correção ou a programabilidade.
Os itens I a IV referem-se a
A
multiprocessador, multiprocessador, multicomputador e multiprocessador, respectivamente.
B
multicomputador.
C
multiprocessador.
D
multicomputador, multiprocessador, multiprocessador e multiprocessador, respectivamente.
E
multiprocessador, multiprocessador, multiprocessador e multicomputador, respectivamente.
Se um processo está em execução em uma CPU que utiliza o escalonamento round robin, o estado em que esse processo estará após uma interrupção de clock será o ready.
C
Certo
E
Errado
Assinale a opção correta com relação à estrutura e ao
funcionamento da CPU.
A
Os registradores de dados e os registradores de endereço
correspondem às classes de registradores de controle e de
estado, respectivamente.
B
O registrador contador de programas contém o endereço da
instrução a ser buscada.
C
O registrador de vetor de interrupções aponta para o
primeiro endereço de memória em que se encontram as
interrupções da BIOS (basic input output system).
D
Durante a fase de decodificação da instrução, o registrador
de instrução contém a instrução corrente, isto é, a instrução
apontada pelo registrador contador de programas.
E
Os registradores de dados devem ser utilizados para o
cálculo de endereços e operandos.
O sinal de clock do processador serve para
A
ajustar o relógio interno da placa-mãe.
B
determinar o desempenho dos computadores.
C
corrigir a data e a hora do computador, principalmente em épocas de horário de verão.
D
sincronizar e comandar a transferência de dados entre dois circuitos, o transmissor e o receptor.
Gerar simulado