

Seu próximo nível começa aqui
Com a Assinatura Ilimitada, você tem tudo que precisa para sua aprovação.
Com a Assinatura Ilimitada, você combina prática, teoria e método em uma única assinatura com tudo que você precisa para sua aprovação.
Um Professor do IFCE orienta os estudantes a analisar a memória de um programa em tempo de execução, destacando suas principais áreas: Pilha (Stack), Heap, Área de Dados e Área de Código. Ele explica que, na Área de Dados, há uma subdivisão que distingue variáveis inicializadas daquelas que não recebem valor antes da execução.
Diante dessa explicação, o professor solicita que os alunos indiquem qual subseção da Área de Dados armazena variáveis globais e estáticas não inicializadas. Nesse caso, os alunos devem indicar qual das seguintes?
Stack segment.
Heap segment.
Text segment.
BSS segment.
Data segment inicializado.
A organização de dados heterogêneos em registros permite que o programador crie modelos complexos que representam entidades do mundo real ou abstrações de sistema. Acerca do assunto, registre V, para as afirmativas verdadeiras, e F, para as falsas:
( )Em estruturas da linguagem C, o alinhamento de memória pode inserir bytes de preenchimento entre os campos para otimizar o acesso pela arquitetura do processador.
( )Uma união, ao contrário de uma estrutura convencional, aloca espaço em memória suficiente para armazenar todos os seus membros simultaneamente em endereços distintos.
( )O operador de acesso por seta é utilizado exclusivamente quando se deseja acessar o membro de uma estrutura através de um ponteiro que aponta para ela.
( )A passagem de uma estrutura por valor para uma função evita a cópia completa de todos os seus dados internos para a pilha de execução, economizando memória.
Após análise, assinale a alternativa que apresenta a sequência correta dos itens acima, de cima para baixo:
V, V, F, V.
F, F, V, V.
V, F, V, F.
F, V, F, F.
A arquitetura de um microcomputador moderno depende da integração eficiente entre a unidade central de processamento e os módulos de memória de acesso aleatório e, considerando os fundamentos dessa infraestrutura, assinale a alternativa CORRETA.
O barramento de sistema transporta os sinais de vídeo em alta definição diretamente para os terminais de som estéreo sem a necessidade de processamento lógico interno.
Os processadores com arquitetura de conjunto de instruções complexas realizam a leitura física dos discos rígidos através da ativação do protocolo de rede local cabeada.
A memória de leitura permite que o usuário realize a gravação frequente de arquivos de sistema através da utilização de tensões elétricas negativas de baixa frequência.
A memória de acesso aleatório dinâmica utiliza capacitores que necessitam de ciclos de atualização constantes para manter a integridade dos dados armazenados eletricamente.
A placa-mãe utiliza o programa de ajuste inicial para gerenciar a velocidade de rotação dos ventiladores de resfriamento situados na parte externa do gabinete metálico.
Na paginação, a memória é dividida em páginas de tamanho fixo, e a alocação é feita em unidades de tamanho fixo.
Certo
Errado
O Modelo de Memória em Java define relações de happens-before entre threads. Assinale a alternativa que representa publicação segura de objeto compartilhado em aplicação com alto grau de concorrência.
Inicializar campos mutáveis e expor referência global, confiando no coletor de lixo para sincronizar visibilidade entre núcleos.
Alocar objeto, definir campos finais em etapas, publicar referência em variável local e migrar para global após primeira leitura concorrente.
Criar objeto, expor via estrutura lock-free genérica e organizar validação por contagem de referências atômicas em leitura.
Construir objeto, configurar campos finais no construtor, publicar por referência volátil ou através de bloqueio, garantindo ordem e visibilidade.
Criar objeto e publicar por cache local do thread, atualizando campos críticos por atribuições simples em sequência.
O gestor de TI da Câmara Municipal de Mariana recebeu uma ordem de serviço urgente para realizar um upgrade de memória em oito computadores do setor de marketing. O técnico designado para a tarefa coletou as especificações da placa-mãe dos computadores sobre o suporte à memória e obteve a seguinte informação: “Suporte para módulos de memória DDR4 4000(O.C.) / 3866(O.C.) / 3800(O.C.) / 3733(O.C.) / 3666(O.C.) / 3600(O.C.) / 3466(O.C.) / 3400(O.C.) / 3333(O.C.) / 3300(O.C.) / 3200(O.C.) / 3000(O.C.) / 2800(O.C.) / 2666 / 2400 / 2133 MHz”. Com base nessa informação, ele encaminhou a solicitação ao setor de compras para a aquisição de dezesseis módulos de memória DDR4 de 8 GB, sendo que cada computador receberia dois módulos, totalizando 16 GB de memória, com frequência de 3200 MHz. No entanto, ao receber os módulos, ele constatou que as memórias entregues apresentavam frequências variadas: 2666 MHz, 2800 MHz, 3000 MHz e 3200 MHz. Devido à urgência da solicitação, ele optou por utilizar os módulos recebidos e prosseguir com a instalação, apesar de não saber exatamente os impactos dessa escolha. Considerando o caso hipotético apresentado, qual será o comportamento dos computadores ao receberem as memórias com frequências variadas?
A placa-mãe não aceitará memórias de frequências variadas, impossibilitando a inicialização do computador.
A placa-mãe desativará o módulo de memória com a frequência mais baixa, mantendo apenas o módulo com a frequência mais alta.
A placa-mãe ajustará as frequências das memórias, utilizando a de maior frequência apenas para tarefas que exigem mais desempenho.
A placa-mãe reconhecerá os 16 GB de memória, mas reduzirá a frequência do módulo mais rápido para igualar à do módulo mais lento, fazendo com que ambos operem na mesma frequência.
Um técnico de informática foi solicitado a realizar um upgrade de memória em dois equipamentos distintos: um servidor de pequena empresa que exige alta integridade de dados e um notebook corporativo padrão. A escolha correta dos módulos de memória é crucial para a estabilidade e compatibilidade do sistema.
Acerca dos tipos e características dos módulos de memória, marque V, para as afirmativas verdadeiras, e F, para as falsas.
(__) Módulos DDR5 possuem a mesma contagem de pinos e entalhe de chaveamento dos módulos DDR4, permitindo retrocompatibilidade em placas-mãe mais antigas.
(__) Memórias com ECC (Error-Correcting Code) são primariamente designadas para desktops de usuários comuns, pois aumentam a velocidade de jogos ao custo de maior latência.
(__) Módulos do tipo SODIMM (Small Outline Dual In-line Memory Module) são o padrão para computadores de mesa (desktops) devido ao seu tamanho reduzido e maior eficiência energética.
(__) Memória ECC é capaz de detectar e corrigir erros de um único bit em tempo real, sendo fundamental para servidores e estações de trabalho que lidam com dados críticos.
Após análise, assinale a alternativa que apresenta a sequência correta dos itens acima, de cima para baixo:
V, V, V, V.
F, F, V, V.
V, F, F, F.
F, F, F, V.
Dados estruturados são tipos de dados que
não podem ser indexados, mesmo com organização tabular, devendo ser percorridos integralmente em buscas sequenciais.
dependem de metadados embutidos em arquivos binários para permitirem qualquer forma de busca ou filtragem.
podem ser armazenados somente em sistemas de gerenciamento de banco de dados relacionais.
não podem conter valores nulos, pois a não atribuição de valores descaracterizaria a consistência estrutural exigida.
têm formato e organização que, definidos por esquemas rígidos que estabelecem tipos e restrições para cada campo, permitem consultas por meio de linguagens como SQL.
Considere uma estrutura específica de rede neural recorrente, conhecida como Long Short-Term Memory (LSTM). Essa estrutura é projetada para enfrentar desafios como capturar dependências de longo prazo e mitigar o problema do gradiente que desaparece.
A inovação arquitetônica distintiva da LSTM é(são):
o recorte de gradiente;
as células de memória com mecanismos de gating;
os mecanismos de atenção;
as conexões de salto;
as camadas de Max-pooling.
Um computador consiste em um conjunto de componentes ou módulos de três tipos básicos - processador, memória e E/S - que se comunicam entre si, sendo necessário haver caminhos para a conexão desses módulos. O conjunto de caminhos conectando esses diversos módulos é a estrutura de interconexão, e o projeto dessa estrutura depende das trocas que precisam ser feitas entre os módulos.
A estrutura de interconexão que permite ao processador ler uma instrução ou uma unidade de dados da memória é a(o)
E/S de ou para a memória
entrada e saída para o processador
memória para o processador
processador para memória
processador para entrada e saída
No Oracle, o estágio MOUNT significa que todas as estruturas de memória e os processos de segundo plano estão posicionados, mas ainda sem ter um banco de dados associado a essa instância.
Certo
Errado
A estrutura proposta pela arquitetura de Von Neumann para o funcionamento de um computador possui elementos como Unidade Central de Processamento, Memória e Dispositivos de Entrada e Saída. Estes elementos são conectados
por um buffer de comunicação.
por uma ponte de dados.
por um barramento.
por uma placa de dados.
O componente da placa-mãe que é responsável por fornecer a interface principal entre o processador e outros componentes do sistema, como a memória RAM e os dispositivos de entrada/saída, é denominado
slot de expansão (PCI).
BIOS/UEFI.
chipset.
slot de memória (DIMM).
conector de alimentação.
O sistema de gerenciamento de banco de dados Oracle possui uma arquitetura complexa. Uma das estruturas mais importantes que podemos destacar é a de memória.
Duas das principais áreas de memória no Oracle são SGA (System Global Area) e PGA (Program Global Area).
Relacione as áreas de memória com a sua respectiva utilização e definição.
1. PGA
2. SGA
( ) Ao executar uma instrução SQL é armazenado: tabelas temporárias, Linhas de classificação, bitmaps de mesclagem, variáveis e pilha de chamadas
( ) Contém estruturas que podem ser dimensionadas de forma independente
( ) Está associada a cada sessão e irá variar seu tamanho de acordo com as necessidades de memória da sessão em dado momento.
( ) Aloca e desaloca a memória do servidor ao iniciar ou desligar a instância.
( ) Está presente em sua composição além de outras estruturas o stream pool, java pool. Também fazem parte.
Assinale a opção que indica a relação correta, na ordem apresentada.
2, 2, 1, 2 e 1.
1, 1, 2, 2 e 2.
1, 2, 1, 1 e 1.
2, 1, 1, 2 e 1.
1, 2, 1, 2 e 2.
A figura abaixo ilustra uma placa-mãe de um microcomputador Intel.

Os slots de conexão de memória DDR4 e controladora SATA correspondem, respectivamente, aos componentes de hardware identificados por
S5 e S3.
S5 e S4.
S2 e S3.
S2 e S4.
O trecho do terceiro parágrafo “which divides the memory into fixed-size blocks called pages”, em relação a “paging”, apresenta uma
explicação.
opinião.
vantagem.
avaliação.
indicação.
Em memórias eletrônicas, ciclo de memória é o espaço de tempo compreendido entre duas operações sucessivas de acesso à memória, as quais podem ser de leitura ou de gravação.
Certo
Errado
Banco é formado por dois componentes principais: a instância que é o componente lógico e o banco de dados que é o componente físico. A instância é uma estrutura em memória composta por processos de segundo plano e pela System Global Area (SGA), que se trata de uma área de memória compartilhada alocada na inicialização do BD. Ela contém também as estruturas de memória utilizadas para armazenar blocos de dados que são frequentemente acessados, além de controlar informações.
Dentre as estruturas de dados principais que a SGA apresenta, de forma geral, temos:
I – a database buffer cache, que contém blocos de dados obtidos a partir dos arquivos de dados, sendo um recurso compartilhado e acessado por todos os usuários, onde, ao executar uma consulta, o Banco de Dados busca a informação nesta área e somente caso não a encontre, acessará os arquivos de dados. Com isso, temos uma redução de acesso ao disco.
II - a redo log buffer, que contém informações do Dicionário de Dados (DD), as últimas instruções executadas e o plano de execução. Esses pools melhoram consideravelmente o desempenho do banco, pois ao executarmos uma operação repetidas vezes, não é necessário recriar o plano de execução durante a fase de parse. Esse buffer é composto por pelo menos duas áreas distintas: o library cache e o data dictionary cache.
III - a shared pool, que é um buffer circular que contém as mudanças efetuadas no Banco de Dados, ou seja, cada operação DML (Data Manipulation Language) está registrada nesse buffer e, posteriormente, é gravada no arquivo redo log. Com isso, permite que essas informações possam ser utilizadas para executar a recuperação de um ou mais arquivos de dados.
Apenas a opção I está correta.
Apenas a opção II está correta.
Apenas as opções II e III estão corretas.
Todas as opções estão corretas.