

Seu próximo nível começa aqui
Seu desenvolvimento não pode ter limites. Garanta sua Assinatura Ilimitada e libere uma preparação completa com os melhores professores do Brasil.
Considere o seguinte diagrama de estados apresentado na figura (a).

(a)

(b)
Para implementar o diagrama de estados da figura (a), foram adicionados dois flipflops tipo D mostrados na figura (b). A lógica de menor hardware da entrada DB do flip-flop mais significativo é:
V3.QB.QA+QA
V3.QB+QA
V3+QA
V1.QB.QA+V2.QA