Seu próximo nível começa aqui
Com a Assinatura Ilimitada, você tem tudo que precisa para sua aprovação.
Com a Assinatura Ilimitada, você combina prática, teoria e método em uma única assinatura com tudo que você precisa para sua aprovação.
- Gran Questões
- Questões
Questões de Concurso sobre Dispositivos de Lógica Programável (PLD)
Disciplina
Assunto
1
Banca
Instituição
Cargo
Ano
Carreira
Área de formação
Escolaridade
Dificuldade
Comentários:
Professores
Alunos
Meus Comentários
Vídeo
Minhas questões:
Resolvidas
Não resolvidas
Certas
Erradas
Tipo de questão:
Certo e errado
Múltipla escolha
Incluir questões:
Anuladas
Desatualizadas
Questões:
Todas as questões
Filtro simplificado
Questões
Todas as questões
370
questões
encontradas
20
Mais recentes
Em módulos de saída de CLP, digitais controlam estados on/off (ex.: contatores, solenoides) via transistor/relé/triac; analógicas geram sinais contínuos (0-10 V, 4-20 mA) para inversores/válvulas. Qual alternativa abaixo descreve corretamente sua aplicação?
A
Saídas digitais a transistor são preferidas para cargas CA de alta potência; triac para CC com alta comutação.
B
Saídas analógicas 0-10 V superam 4-20 mA em imunidade a ruído, mesmo em longas distâncias.
C
Módulos de saída digital a relé são indicados só para CC, não para CA devido a desgaste.
D
Saídas analógicas 4-20 mA são vantajosas em distâncias longas e ruído; digitais especificadas por carga e tecnologia.
E
Toda saída digital aciona qualquer carga de campo se o programa lógico estiver correto.
Sobre os controladores lógicos programáveis (CLPs), é correto afirmar que
A
apresenta alto poder de processamento, assim como microcomputadores modernos.
B
utilizam apenas sinais analógicos.
C
protocolos comumente utilizados são o Modbus, Profibus, HTTP e RIP.
D
possibilitam a interface entre sensores e atuadores com base em uma programação realizada no CLP.
E
comumente permitem a utilização de sistemas de alta potência diretamente no CLP.
Em um FPGA (Field Programmable Gate Array), a lógica digital é implementada de forma reconfigurável pelo usuário.
A unidade básica usada para construir circuitos combinacionais e sequenciais é
A
a Look-Up Table (LUT), que armazena funções booleanas, enquanto o Flip-Flop permite registrar sinais.
B
o microcontrolador interno, responsável por executar instruções sequenciais programadas pelo usuário.
C
a memória RAM externa, onde são armazenadas todas as funções lógicas utilizadas no FPGA.
D
o oscilador interno, que gera todas as combinações lógicas necessárias para operar o circuito.
E
o conversor A/D interno, responsável por implementar toda a lógica combinacional do FPGA.
É usual que CLPs possuam uma função de segurança conhecida como watchdog (cão de guarda). Essa função atua quando:
A
a comunicação de dados entre a função e a CPU for interrompida
B
o contador da função não for reinicializado antes da contagem terminar
C
os sensores da função detectarem tensões de alimentação fora dos limites programados
D
os registradores de dados da função apresentarem inconsistências em relação aos valores esperados
Ao optar por usar FPGAs no projeto de um sistema, um engenheiro está buscando:
A
grande capacidade de endereçamento de memória
B
velocidade de comunicação entre os módulos do sistema
C
liberdade de escolha de diversas linguagens de programação
D
flexibilidade de utilização e configuração de diversos blocos lógicos com funções distintas
Indispensável na automação hospitalar, o CLP atua conforme o recebimento de dados do sistema de campo, ou seja, por meio de parâmetros rígidos de atuação supervisionada. A IEC 61131 é um padrão internacional que estabelece a forma pela qual o CLP executará as suas ações programadas.
Sobre os dados do sistema de campo e da atuação do CLP, avalie as afirmativas a seguir:
I. O CLP necessita de uma memória ROM para o programa monitor. Além desta, também necessita de uma memória do usuário e uma memória de dados, que realizarão a comunicação de sinais emitidos por sensores e transdutores, e também para enviar sinais digitais para atuadores responsáveis por processos contínuo ou discreto.
II. O CLP é utilizado em sistemas de bombeamento de fluidos, através de sinais digitais de nível, monitorados por sensores. Além desta função das saídas digitais, elas apagam lâmpadas de sinalização quando emitem sinal baixo, igual a zero. Essas portas também alimentam circuitos de força de motores elétricos.
III. As saídas digitais são limitadas por estados operacionais diferentes. Essas saídas só assumem valores discretos e finitos.
IV. A programação do CLP pode ser realizada através das linguageuns Ladder Diagram, Structured Text, Instruction List ou Function Blokc Diagram.
V. São exemplos de utilização das entradas analógicas do CLP: sensores de pressão manométrica ou mecânica, válvulas, taco-gerador, solenoides, relés e transmissores de temperatura.
Está correto o que se afirma em
A
I, II, III e V, apenas.
B
I, III e IV, apenas.
C
III, IV e V, apenas.
D
I, II, IV e V, apenas.
O ciclo de varredura é um processo fundamental em PLCs (Programmable Logic Controller). Nesse ciclo,
A
a duração da execução depende apenas da velocidade do processador e independe da quantidade de instruções do programa.
B
a execução é realizada uma única vez, quando um novo programa é carregado no PLC e há uma nova inicialização.
C
a atualização das saídas ocorre antes das leituras das entradas para garantir uma maior velocidade de resposta.
D
a leitura das entradas, a execução do programa lógico e a atualização das saídas compõem as três etapas principais.
Em relação ao dispositivo do tipo controlador lógico programável (CLP), assinale V (verdadeiro) ou F (falso) nas alternativas a seguir.
(__) É como um computador pessoal, PC, podendo-se usar sistema operacional baseado em Windows ou Linux, como o Ubuntu.
(__) É equipado com interfaces de entrada e saída especiais para a conexão de sensores e atuadores industriais.
(__) Por ser um dispositivo digital, não é capaz de processar sinais analógicos.
(__) Para controlar processos industriais, o CLP requer um grande número de relés para a realização de comparações e análises lógicas.
(__) Os programas ou softwares de controle gravados em um CLP devem ser regravados no caso de o dispositivo ter permanecido desligado por vários dias.
A sequência correta é
A
V – V – V – V – F.
B
V – V – F – V – V.
C
F – V – F – F – F.
D
F – V – F – V – F.
E
F – F – V – V – V.
A figura abaixo exibe um circuito de acionamento de display led de 7 segmentos, no qual um PLD foi programado, conforme a tabela-verdade ao seu lado:
Assinale qual mapa de Karneaugh corresponde a saída “g” do Dispositivo Lógico Programável:
A
B
C
D
E
Um sistema de aquisição digital é projetado para capturar sinais de até 20 MHz usando um ADC de 10 bits a 50 MS/s. Para processar esses dados em tempo real, o pesquisador utiliza um FPGA (Field Programmable Gate Array).
Sobre a função do FPGA nesse contexto, assinale a alternativa correta.
A
O FPGA reduz a latência do sistema ao realizar operações lógicas e matemáticas em hardware paralelo, sendo adequado para filtragem em tempo real.
B
O FPGA permite que o ADC opere acima da sua frequência de amostragem nominal, já que pode intercalar múltiplos canais de amostragem internos.
C
O FPGA realiza o processamento digital em software, o que o torna mais lento que microcontroladores em aplicações de alta taxa de amostragem.
D
O FPGA substitui a necessidade de processadores externos, mas apresenta maior latência que um microcontrolador típico devido à sua arquitetura orientada a hardware.
E
O FPGA atua como um conversor de dados, ajustando dinamicamente a resolução do ADC de acordo com a frequência do sinal de entrada.
Em um processo controlado por CLP, o acesso aos dados das variáveis de IOs (entradas e saídas) ocorre de acordo com uma taxa de amostragem dos sinais apresentados nas entradas do controlador. Sobre o controlador lógico programável e a linguagem Ladder, assinale a alternativa correta.
A
Um degrau é verdadeiro, ou seja, energiza uma saída ou um bloco funcional, quando os contatos não permitem um fluxo “virtual de eletricidade”.
B
Se a lógica a ser implementada necessita de fluxo reverso, o programador deve refazer o circuito de maneira que todo o fluxo só ocorra no sentido para a esquerda.
C
Um controlador programável não permite o uso de múltiplos contatos de um dispositivo de entrada.
D
O fluxo reverso (da direita para a esquerda) é permitido por todos os fabricantes de CLP.
E
A linha vertical à esquerda representa o polo positivo, e a outra linha paralela, à direita, representa o polo negativo.
Em sistemas operacionais, um deadlock é
A
um erro de hardware, especificamente de gerenciamento de recursos, que trava o sistema operacional.
B
um processo que funcionava normalmente e, de repente, parou de funcionar por uma falha de hardware.
C
uma condição em que dois ou mais processos esperam indefinidamente, pois um processo está limitando um recurso de que o outro necessita.
D
uma falha de segurança no sistema utilizada por hackers para obter acesso a sistemas embarcados.
E
um método de escalonamento de processos utilizado para aumentar a eficácia do desempenho de sistemas operacionais.
Em comparação com outras tecnologias de circuitos integrados digitais, uma das vantagens dos dispositivos lógicos programáveis é gerar um ciclo de projeto com menor tempo de execução e custos reduzidos.
C
Certo
E
Errado
Um software de desenvolvimento para a configuração de um FPGA requer um arquivo de restrições, normalmente com extensão UCF. Assinale a opção que apresenta uma das principais funções desse arquivo.
A
Estabelecer o nível de tensão dos sinais de interface.
B
Associar um pino do FPGA a um sinal de acesso a um dispositivo periférico.
C
Definir a entidade mestre do projeto.
D
Estabelecer o limite de portas para a síntese do projeto.
E
Fixar o limite de corrente de saída de um pino de interface.
Um dispositivo programável deve implementar um contador crescente e decrescente. Num determinado trecho de código VHDL, tem-se:
Para a economia de transistores durante a síntese do circuito, sugeriu-se trocar o código por:
O código a ser inserido no local indicado como “parcela” deve ser:
A
not UP & not UP & not UP & '1'
B
"000" & not UP
C
not UP & "001"
D
'0'& not UP & not UP & '1'
E
not UP & not UP & not UP & not UP
Algumas indústrias utilizam o CLP para controle de seus processos. Esses equipamentos apresentam entradas e saídas (digitais e analógicas). Assinale a alternativa que apresenta a relação INCORRETA entre o tipo de sinal e o respectivo tipo de cartão.
A
4 a 20 mA – sinal de uma entrada analógica.
B
24 V – sinal de uma saída digital.
C
110 Vac – sinal de saída analógico.
D
0 a 10 V – sinal de uma saída analógica.
E
24 V – sinal de uma entrada digital.
Considere uma placa FPGA que possui um cristal queimado localizado próximo ao conector USB de configuração da placa. O referido cristal precisa ser substituído, mas sua frequência não está legível.
O mais sensato, em função da sua posição, é substituir o cristal queimado por um cristal, cuja frequência em MHz, é
A
12.
B
27.
C
100.
D
125.
E
311.
O controlador lógico programável (CLP) é bastante utilizado em sistemas de automação industrial, tendo como principal vantagem eliminar a necessidade do uso de contatores para acionamento de motores elétricos trifásicos.
C
Certo
E
Errado
O protocolo I²C (inter-integrated circuit), também I2C ou IIC, é um protocolo de comunicação serial amplamente utilizado para conectar dispositivos periféricos a processadores e microcontroladores para comunicação intraplaca a curta distância. Uma de suas principais características é a de ser um protocolo
A
síncrono que usa 2 linhas bidirecionais: SDA (serial data) e SCL (serial clock), permitindo a conexão de múltiplos dispositivos no mesmo barramento.
B
assíncrono que que usa 2 linhas bidirecionais para transmissão de dados: SDA (serial data) e SCL (serial clock), e que permite a ligação de um único dispositivo dedicado.
C
assíncrono que usa 3 linhas para transmissão de dados: SDA (serial data), SCL (serial clock) e SS (slave select).
D
síncrono que usa 3 linhas para transmissão de dados: SDA (serial data), SCL (serial clock) e SS (slave select), mas que, ao contrário do SPI, não pode conectar múltiplos dispositivos escravos a múltiplos dispositivos mestres.
O diagrama em blocos de uma placa FPGA está mostrado na figura a seguir.
Fonte: kit SP601 - Xilinx
Como pode nele ser observado, o recurso que não está garantidamente presente na placa é que ela
A
seja configurada para ser um periférico serial do PC.
B
seja configurada por um computador via interface USB.
C
realize aquisições de dados analógicos de sensores.
D
seja configurada por outro tipo de interface além da USB.
E
use memórias tanto volátil quanto não volátil em projetos.
Ir para a página:
OK
Gerar simulado