

Seu próximo nível começa aqui
Com a Assinatura Ilimitada, você tem tudo que precisa para sua aprovação.
Com a Assinatura Ilimitada, você combina prática, teoria e método em uma única assinatura com tudo que você precisa para sua aprovação.
A controlabilidade de um sinal é um conceito relativo à testabilidade de circuitos que indica a capacidade de se propagar uma informação a partir de um nodo interno até as saídas do circuito.
Falhas permanentes ocorrem devido a defeitos de fabricação e, ao contrário de falhas intermitentes, podem ser determinadas pelos testes offline de produção.
Uma das saídas é igual a uma das entradas.
Se as entradas J e K forem conectadas ao nível lógico 1 e se a saída Q estiver em nível lógico 1, então, após a ocorrência de uma borda de subida do clock, a saída Q permanecerá no nível lógico 1.


A geração automática de vetores de teste é um processo que produz os vetores de saída correspondentes aos estímulos fornecidos, necessários à determinação da cobertura de falhas.
CLPs dotados apenas de entradas digitais optoisoladas e saídas digitais por relé podem ser usados para a automação de processos cujos sensores e atuadores são do tipo liga/desliga.
Sabendo que a relação entre a potência do sinal e a potência do ruído no sistema receptor é igual a 11 dB, então, a BER do sistema, quando em operação, deve ser menor que 10-3.
de Morgan, (A . B)' = A' . B'.
Um parâmetro a ser analisado na temporização de um circuito combinacional é o seu caminho crítico, ou seja, o caminho de maior atraso, o que passa pelo maior número de portas lógicas.
Considere que tensões de nível lógico 1 e 0 sejam conectadas, respectivamente, aos pinos 2 e 3. Considere também que os pinos 1 e 3 sejam conectados aos pinos 5 e 6, respectivamente. Nesse caso, a tensão no pino 4 é uma tensão correspondente ao nível lógico 1.
Considere que * e + sejam as operações lógicas E e OU, respectivamente, e A, B, C e F sejam variáveis booleanas. Nessa situação, a expressão F = A*B + C requereria 8 transistores se fosse implementada por meio de lógica CMOS estática, ou 6 transistores, caso a lógica pseudo- NMOS fosse utilizada.
O estilo de projeto standard-cells é caracterizado por uma matriz pré-difundida sobre a qual o circuito é implementado, ao se definir e realizar interconexões entre os dispositivos do circuito.
Ao ser convertido para o sistema binário, o número hexadecimal C14 torna-se 110000010100.