Questões de Concurso sobre Eletrônica digital

Entre os estilos de leiaute utilizados para a geração automática de máscaras, o linear-matrix caracteriza-se pela presença de apenas uma trilha de difusão p e uma trilha de difusão n, dispostas em paralelo com a alimentação, sobre as quais são construídos os transistores.

Trata-se de um contador binário de módulo 13.

À saída S do circuito abaixo está associada a fórmula P∧¬Q.

A saída Y da porta lógica pode ser conectada a, no máximo, cinco entradas de portas do mesmo tipo.

As memórias de acesso aleatório (RAM) dividem-se em estáticas e dinâmicas. A célula de memória dinâmica é mais complexa, porque um circuito de realimentação positiva é usado para manter autonomamente o dado armazenado, enquanto o dispositivo estiver energizado. As memórias estáticas são mais simples, porque apenas um elemento capacitivo de armazenamento é necessário.

Em uma máquina de estados, para que dois estados sejam equivalentes, é suficiente que eles produzam as mesmas saídas para todos os valores possíveis das entradas.

Um elemento de circuito autotemporizado é o elemento C de Muller. Esse elemento comporta-se como um latch com duas entradas, sendo que a saída só muda quando as entradas forem iguais, senão, mantém o valor anterior.

O número hexadecimal 4F corresponde ao número decimal 79.

O circuito lógico mostrado na figura a seguir implementa a função lógica que executa a tabela verdade subseqüente.

A simulação de falhas consiste na simulação da ocorrência de falhas de determinado modelo, comparando-se o resultado do teste com o da simulação sem falhas. Essa simulação pode ser corretamente utilizada para a verificação da cobertura de falhas, isto é, do percentual de falhas detectadas por estímulos aplicados.

Em sistemas VLSI síncronos, o deslizamento do relógio (clock skewing) constitui, normalmente, um problema, porém, em certos casos, ele pode ser utilizado para acelerar a vazão em estruturas do tipo pipeline.

Uma estratégia comumente utilizada na codificação de estados é minimizar a distância de Hamming entre códigos adjacentes nas transições de estado, pois é uma heurística que reduz a complexidade das funções de transição de estado em lógica de dois níveis.

A técnica do boundary-scan é a base da norma de teste IEEE 1149.1, adotada em diversos produtos no mercado, e é composta, basicamente, de um registrador de instruções, um registrador de dados de teste, uma porta de acesso à infra-estrutura de teste (TAP) e seu controlador.

A expressão lógica mínima na forma soma de produtos que descreve o circuito é

O circuito a seguir é capaz de realizar a expressão booleana mínima, na forma produto de somas, para a saída desejada.