Seu próximo nível começa aqui
Com a Assinatura Ilimitada, você tem tudo que precisa para sua aprovação.
Com a Assinatura Ilimitada, você combina prática, teoria e método em uma única assinatura com tudo que você precisa para sua aprovação.
- Gran Questões
- Questões
Questões de Concurso sobre Dispositivos de Lógica Programável (PLD)
Disciplina
Assunto
1
Banca
Instituição
Cargo
Ano
Carreira
Área de formação
Escolaridade
Dificuldade
Comentários:
Professores
Alunos
Meus Comentários
Vídeo
Minhas questões:
Resolvidas
Não resolvidas
Certas
Erradas
Tipo de questão:
Certo e errado
Múltipla escolha
Incluir questões:
Anuladas
Desatualizadas
Questões:
Todas as questões
Filtro simplificado
Questões
Todas as questões
370
questões
encontradas
20
Mais recentes
C++ tem forte semelhança com C, incluindo-se entre as capacidades o desenvolvimento orientado a objeto.
C
Certo
E
Errado
Python é uma linguagem fortemente tipada, que usa indentação para definição do escopo de suas instruções.
C
Certo
E
Errado
Em sistemas multiprocessados, para evitar colisões, as vias de controle não devem ser compartilhadas.
C
Certo
E
Errado
O barramento de endereços é bidirecional, o que permite ao processador enviar o endereço e receber os dados da memória pela mesma via.
C
Certo
E
Errado
Os tipos de linguagem que normalmente são encontradas em Controladores Programáveis (CLP) são padronizadas pela norma IEC 61131-3 e todas elas podem ser aplicadas no mesmo projeto.
Informe se é verdadeiro (V) ou falso (F) o que se afirma sobre as linguagens utilizadas nos CLPs.
( ) A Programação Ladder (LD) é uma linguagem de texto e é encontrada em quase todos os CLPs que existem no mercado de tecnologia de automação industrial.
( ) O Bloco Funcional (FB) é uma linguagem gráfica. É um elemento que pode ser reutilizado em várias partes do programa principal ou exportado e armazenado em um arquivo para, posteriormente, ser importado e inserido em outro projeto.
( ) O Sequenciamento Gráfico de Funções (SFC) trata-se de um método estruturado que representa um sistema de controle sequencial ou dependente do tempo, utilizando sequência de etapas e transições.
( ) A linguagem de programação, Lista de Instruções (IL), é semelhante à linguagem Pascal. Com essa linguagem, é possível chamar blocos funcionais, funções e atribuições e executar condicionalmente instruções e tarefas de repetição.
A sequência correta é
A
(V); (V); (F); (V).
B
(V); (F); (F); (V).
C
(F); (F); (V); (F).
D
(F); (V); (V); (F).
Ano:
2021
O componente eletrônico que deve ser utilizado para isolamento e proteção das entradas de um Controlador Lógico Programável (CLP) é:
A
diodo.
B
varicap.
C
capacitor.
D
opto-acoplador.
“As entradas digitais de um CLP podem ser do tipo _____ (sourcing), também conhecidas por __________, tipo _______ (sinking) também chamadas de ______ ou sourcing/sinking.”
Assinale a alternativa que completa correta e sequencialmente a afirmativa anterior.
A
dreno / PNP / fonte / NPN
B
PNP / dreno / NPN / fonte
C
NPN / PNP / dreno / fonte
D
NPN / dreno / PNP / fonte
E
fonte / PNP / dreno / NPN
Considere um CLP com uma placa de entrada analógica de 0 a 10 V e uma representação binária de 8 bits. Assinale a resolução, considerando as características de entrada analógica do CLP.
A
24 mV
B
2,4 mV
C
240 mV
D
391 mV
E
39,1 mV
Ano:
2021
Prova:
SELECON - EMGEPRON - Técnico de Projetos Navais - Área: Técnico em Eletrônica - 2021
A figura 8 apresenta uma imagem que serve de base para responder à questão 46.
Figura 8 - Diagrama de interligação
Um CLP deve acionar uma bobina K1 de 24 V após um relé de estado sólido RL1 ser acionado por um sinal externo. Todos os dispositivos são alimentados por uma fonte de alimentação 24V com terminais F1 (+24V) e F0 (0V – GND).
Em relação ao trecho do diagrama de interligação que representa parte da régua de bornes do gabinete desse sistema, as ligações feitas nas posições a-b-cd- e-f, respectivamente, utilizando a nomenclatura da figura, supondo que as demais ligações foram feitas de forma adequada, correspondem a:
A
a=F1 – b=Q111 – c=F0 – d=I1 – e=F0 – f=F1
B
a=F1 – b=I1 – c=F0 – d=Q11 – e=F0 – f=F1
C
a=F0 – b=I1 – c=F1 – d=Q11 – e=F0 – f=F0
D
a=F0 – b=Q11 – c=I1 – d=F0 – e=F1 – f=F0
A norma IEC61131, em sua parte 3 (ou IEC61131-3) define e padroniza as linguagens de programação utilizadas em controladores industriais (CLPs). Considerando as aplicações e indicações para cada uma das linguagens definidas na norma, é CORRETO afirmar que:
A
A linguagem Ladder é uma linguagem gráfica baseada em diagramas de circuitos de portas lógicas.
B
Todas as linguagens devem ser suportadas por todos os modelos de CLPs.
C
O Sequential Function Chart é representado por um diagrama sequencial composto de passos (aos quais são associadas ações) e transições (que provocam a mudança do passo ativo ao serem disparadas).
D
O Instruction List é uma linguagem estruturada composta de estruturas como IF, WHILE, CASE etc.
E
O Function Block Diagram simula um diagrama de relés representados pelas entradas e saídas do controlador.
Os CLP normalmente utilizam Strings (sequências de caracteres) para trocar mensagens de texto com o operador ou outros sistemas. A mensagem 'Perigo!' emitida por um CLP constitui uma String de:
A
1 caractere.
B
6 caracteres.
C
7 caracteres.
D
8 caracteres.
E
9 caracteres.
O dispositivo lógico programável que possui uma arquitetura baseada em blocos lógicos configuráveis, chamados de CLB (Configuration Logical Blocks), formados por portas lógicas e flipflops que implementam funções lógicas, é denominado:
A
PROM.
B
CPLD.
C
PAL.
D
PLA.
E
FPGA.
Um motor de passo deve ser acionado com o controlador, gerando a tabela de estados seguinte, onde B3 , B2 , B1 e B0 são as saídas para as bobinas do motor:
Passo | B3 | B2 | B1 | B0 |
1 | 1 | 0 | 0 | 0 |
2 | 1 | 1 | 0 | 0 |
3 | 0 | 1 | 0 | 0 |
4 | 0 | 1 | 1 | 0 |
5 | 0 | 0 | 1 | 0 |
6 | 0 | 0 | 1 | 1 |
7 | 0 | 0 | 0 | 1 |
8 | 1 | 0 | 0 | 1 |
Assinale a alternativa que identifica a estrutura típica do circuito do controlador:
A
Mux/Seletor de dados.
B
Registrador com entrada paralela e saída série.
C
Driver em ponte H.
D
Contador síncrono.
Um determinado comportamento de um circuito lógico foi especificado com linguagens de descrição de hardware (HDL). Após o processo de síntese de alto nível, ferramentas computacionais determinaram um fluxo de dados (data path) e um fluxo de controle e estados (control path), usando RTL (register transfer logic), IP (intelectual property) Cores e outros recursos tecnológicos disponíveis em uma determinada arquitetura de FPGA. Foi realizada uma simulação digital pós-síntese que verificou que os resultados atenderam à especificação original. Entretanto, após a programação, o hardware real da FPGA não operou de forma correta, com falhas durante seu funcionamento.
A respeito desse processo, é correto afirmar que
A
as regras de mapeamento de pinos e recursos (mapping) estão implícitas na descrição comportamental via HDL e não devem ser especificadas. A ferramenta de síntese se encarrega de determinar a alocação desses recursos. O não funcionamento deve-se a algum problema na eletrônica do circuito integrado da FPGA.
B
a lógica sintetizada nesse processo deve funcionar em qualquer arquitetura de FPGA, independentemente do fabricante do circuito integrado, e o não funcionamento deve-se a algum problema na eletrônica do circuito integrado da FPGA.
C
a lógica sintetizada nesse processo deve funcionar em qualquer arquitetura de FPGA de um mesmo fabricante. O não funcionamento deve-se a algum problema na etapa de mapping ou alocação de recursos da FPGA, que não foi especificada corretamente.
D
os fluxos de dados e de controle criados pela síntese de alto nível não possuem falhas, como comprovado pela simulação. Entretanto, a largura de dados dos barramentos deve ser explicitamente especificada para a ferramenta de síntese para que a implementação real opere como esperado. O não funcionamento deve-se a algum erro nessas especificações.
E
as restrições e requisitos de tempo (timming) e restrições na alocação de pinos e terminais devem ser especificados de forma explícita para a ferramenta de síntese. Caso contrário, a ferramenta de síntese poderá alocar esses recursos de forma não compatível com a eletrônica. O não funcionamento deve-se a algum erro nessas especificações.
O Controlador Lógico Programável (CLP), do inglês PLC (Programmable Logic Controller), é definido como dispositivo capaz de armazenar instruções destinadas a sistemas automatizados. É uma característica do CLP:
A
Ser inadequado às funções de controle.
B
Possuir grande limitação na realização de cálculos.
C
Possuir recursos para comunicação em rede.
D
Não possuir unidade central de processamento.
E
Não ser recomendável na manipulação de dados.
Uma porta E simples, em linguagem VHDL, pode ser assim descrita:
library IEEE;
use IEEE.std_logic_1164.all;
entity ANDGATE is
port (
I1 : in std_logic;
I2 : in std_logic;
O : out std_logic);
end entity ANDGATE;
architecture RTL of ANDGATE is
begin
O <= I1 and I2;
end architecture RTL;
Fonte: Astral Científica. CPLD Trainer. Curitiba: 2013.
Com relação aos blocos que compõem a estrutura de um programa em VHDL, é correto afirmar que:
A
A Biblioteca define as arquiteturas que serão utilizadas.
B
A Entidade define as portas de entradas e saídas dos circuitos na descrição.
C
A Arquitetura é o conjunto de subprogramas que descrevem elementos e componentes já programados para serem reutilizados.
D
A Configuração descreve as relações entre as portas.
Um controlador lógico programável possui uma arquitetura de hardware modular e é programável em algumas linguagens padronizadas. Alguns dos módulos e linguagens de programação típicas são:
A
módulo de excitação rotativa e módulo de gerador síncrono, e linguagens Sequential Flow Chart (SFC) e lista de instruções (IL).
B
módulo de excitação rotativa e módulo de CPU, e linguagens de diagramas de blocos funcionais (FBD) e C++
C
módulo de gerador síncrono e módulo de entradas e saídas analógicas, e linguagens Python e C++.
D
módulo fonte e módulo de entradas e saídas analógicas, e linguagens Python e texto estruturado (ST).
E
módulo de fonte e módulo de CPU, e linguagens de diagramas de blocos funcionais (FBD) e LADDER.
Considerando os dispositivos de lógica programável, analise atentamente o texto a seguir e marque a opção de dispositivo que completa o texto da forma correta.
“As tecnologias de programação usadas em dispositivos _________ incluem SRAM, flash e antifusivel (antifuse), sendo SRAM a mais comum. Dispositivos baseados em SRAM são voláteis e, portanto exigem que o _________ seja reconfigurado (programado) quando energizados.”
A
FPGAS: field programmable gate arrays.
B
SPLDs: simple programmable logic devices.
C
CPLDs: complex programmable logic devices.
D
HCPLDs: high-capacity programmable logic devices.
E
PAL: programmable array logic.
Um controlador Lógico Programável (PLC) é utilizado para sinalizar o término de um processo, onde a leitura é realizada através de 3 (três) sinais sensores (RS1, RS2 e RS3), sinais conforme o circuito abaixo, e para acionar a saída o programador, programou uma lógica digital (LÓGICA PLC). Sabendo que o PLC considera nível lógico “0” para sinais com valores abaixo de 2,999 Volts e considera nível lógico “1” para sinais acima de 3,0 Volts. Qual deve ser o valor resistência mínima para o sensor RS3 habilitar a saída do controlador em nível lógico “1”:
É correto afirmar que o valor de RS3 mínimo é.
A
B
C
D
E
Os temporizadores são dispositivos eletroeletrônicos capazes de realizar a contagem de tempo e possibilitar um atraso no acionamento de equipamentos de instalação elétrica, tais como portões eletrônicos, alarmes etc. As chaves de partida indireta de motores utilizam temporizadores para fazer o chaveamento entre a partida e a operação nominal do motor. Avalie as afirmações a respeito dos temporizadores a seguir e marque (V) para as afirmativas verdadeiras e (F) para as falsas.
( ) Os temporizadores com retardo na energização acionam seus contatos imediatamente após a bobina ser energizada e iniciam a contagem de tempo. Após a contagem do tempo selecionado os contatos são desligados.
( ) Os osciladores também podem ser considerados temporizadores.
( ) Os temporizadores com retardo na desenergização acionam seus contatos imediatamente após a bobina ser energizada. Somente após o desligamento da bobina é que se inicia a contagem de tempo. Ao final da contagem de tempo os contatos são desligados.
( ) Ao ligar a bobina de um temporizador com retardo na energização inicia-se a contagem de tempo mas nada acontece com seus contatos. Ao término da contagem de tempo seus contatos ligam e permanecem neste estado até que a bobina seja desligada.
( ) Os CLPs (Controladores Lógicos Programáveis) possuem funções de temporização tanto no modo com retardo na energização, quanto no modo com retardo na desenergização. No entanto, os CLPs não possuem a função de oscilador.
Assinale a alternativa que contém a sequência CORRETA de cima para baixo:
A
F, F, V, V, V
B
V, F, F, F, V
C
V, V, F, F, F
D
F, F, F, F, V
E
F, V, V, V, F
Gerar simulado