Questões de Concurso sobre Eletrônica digital

L = A . B + C + B . D

L = A . (B + C) + B . C . D

L = A + B . C + B . C . D

L = A + B . C + B + C + D

01111110 e 128.

10101011 e 126.

01111110 e 127.

01111110 e 126.

10101011 e 128.

RAM/PRINCIPAL, CACHE e ROM/EPROM.

RAM/PRINCIPAL, ROM/EPROM e CACHE.

CACHE, ROM/EPROM e RAM/PRINCIPAL.

ROM/EPROM, CACHE e RAM/PRINCIPAL.

ROM/EPROM, RAM/PRINCIPAL e CACHE.

$F=A\ast C+\overline{A\ast C}+\overline{B\ast C}.$

$F=\overline{A}+C\ast A+C\ast \overline{B+C}.$

$F=\overline{A}\ast C+A\ast \overline{C}+\overline{B}\ast C.$

$F=A+\overline{C}\ast \overline{B+C}\ast B+C.$

$F=A\ast \overline{C}+B\ast \overline{C}+\overline{B}\ast C.$

S= $\overline{C}\overline{D}\left(\overline{A}+\overline{B}\right)+AB\left(C+D\right)$

𝑆= A+B + AB (C+D)

𝑆= $C\overline{D}\left(\overline{A}+B\right)+\overline{A}B\left(\overline{C}+D\right)$

𝑆= $\overline{C}\overline{D}\left(A+B\right)+AB\left(\overline{C}+\overline{D}\right)$

𝑆= $CD\left(\overline{A}+\overline{B}\right)+\overline{A}\overline{B}\left(C+D\right)$

I, II e V, apenas.

II e III, apenas.

II, III e V, apenas.

I e II, apenas.

I, IV e V, apenas.

II e III, apenas.

II, IV e V, apenas.

II, III e V, apenas.

I e II, apenas.

I, IV e V, apenas.

OR e NAND.

OR e NOR.

XOR e NAND.

AND e NOR.

AND e NAND.

4 bits

5 bits

6 bits

7 bits

8 bits

A linguagem Ladder é uma linguagem gráfica baseada em diagramas de circuitos de portas lógicas.

Todas as linguagens devem ser suportadas por todos os modelos de CLPs.

O Sequential Function Chart é representado por um diagrama sequencial composto de passos (aos quais são associadas ações) e transições (que provocam a mudança do passo ativo ao serem disparadas).

O Instruction List é uma linguagem estruturada composta de estruturas como IF, WHILE, CASE etc.

O Function Block Diagram simula um diagrama de relés representados pelas entradas e saídas do controlador.

Caso fosse utilizado ao invés do CI 74LS93 um CI 74HCT93, as características de funcionamento do circuito como um todo não mudariam, pois, os dois CIs são da mesma família lógica, apresentando as mesmas características dinâmicas de operação.

A tensão de alimentação deste circuito se limita a +5 V CC devido ao CI 74LS93. Se fossem utilizados apenas componentes da família lógica do CI IC5 (4584) a tensão de alimentação poderia ser de valores diferentes como, por exemplo, 9, 12 ou 15 V CC.

A tecnologia de fabricação do CI 74LS93 está baseada em corte e saturação de transistores bipolares, sendo um controle de operação por corrente, enquanto que no CI 4584 o controle de operação é feito por campo elétrico. Respectivamente, os CIs são das famílias TTL e CMOS.

Famílias e subfamílias lógicas do tipo do CI 74LS93 em relação às do CI 4548 apresentam maior dissipação de potência elétrica, mas são mais rápidas em termos de transição de níveis lógicos, além de apresentarem imunidade à eletricidade eletrostática.

Considerando a utilização neste circuito, na temperatura ambiente e na tensão de alimentação de +5 V CC, um circuito integrado militar 5493 poderia substituir o 74LS93 sem apresentar problemas de funcionamento.

O VHDL é uma lógica de programação de computadores e pode fazer o mesmo que o AHDL, ambas são linguagens padrão IEEE.

O primeiro item que aparece no topo de uma lista em HDL é a descrição funcional e o tipo de um objeto determina se ele é uma entrada ou uma saída.

Nós internos são os que foram eliminados e jamais serão usados novamente. Cada interseção de uma matriz de comutação pode ser programada como um circuito aberto ou em curto circuito entre uma linha e uma coluna.

O modo de um objeto determina se ele é uma entrada ou saída. “Sinais locais” é um outro nome para variáveis intermediárias.

O cabeçalho é um bloco de comentários destinado a documentação de informações do projeto, sendo assim descartável. Os caracteres &, #, ! e $ são de extrema importância no VHDL pois são as funções lógicas básicas.

O circuito digital da Figura 1, apresenta 02 contadores de módulo 10 (MOD10) formando um contador MOD100. A entrada RUN/STOP nada mais é do que um habilitador digital para o oscilador CMOS fornecer os pulsos de clock para o circuito.

Os displays DS1 e DS2 são do tipo catodo comum, sendo acionados pelas saídas em nível baixo de IC3 e IC4. Estes circuitos integrados chamados de codificadores para display, recebem os sinais de unidade e dezena em código binário e transformam para o código decimal ou 7 segmentos. Podem ter internamente resistores de pullup para proteção das saídas do CI.

As saídas do CI 74LS93 Q0 Q1 Q2 Q3 (respectivamente, pinos 1 2 4 8) tem como MSB Q3(8) e como LSB Q0(1). Caso não haja a ligação entre o pino 1 (Q0) e CP1 no CI IC2, o contador se tornará MOD2. Sem as portas lógicas IC9, IC13, IC14 e IC11 os contadores se tornariam MOD16.

Com o circuito integrado 74LS93 é possível se obter 02 contadores assíncronos: um MOD2 e um MOD8 funcionando de forma independente com o mesmo sinal de clock ou com clocks diferentes, neste caso MR1 e MR2 podem ser aterrados, pois não serão utilizados.

“Contadores assíncronos, como os utilizados nesta questão, podem ser utilizados de diversas formas e são muito simples de serem construídos, mas apresentam limitações quando usados em alta frequência”. Essa afirmação deve-se ao fato de ocorrer um acúmulo de atrasos devido ao “cascateamento” de flip flops internos, gerando a soma e acúmulo de tempos de atraso de propagação de sinal (delay time). Por esta razão, nas aplicações em alta frequência se utilizam contadores síncronos que, por receberem pulsos de clock ao mesmo tempo, reduzem os erros de contagem presentes nos contadores assíncronos.

VS = 0,5 V

VS = 0 V

VS = -3 V

VS = 3,5 V

VS = -1 V

a conversão grafcet-ladder permite o projeto do programa de controle para o CLP contemplando a instrução first scan que ocorre na primeira varredura do programa.

os CLPs foram os primeiros dispositivos a permitirem a padronização da linguagem Java em seu core nativo de acordo com a norma IEC 61131-3 e, até a atualidade, correspondem a 83% dos programas implementados no Brasil.

os sensores de proximidade industriais atendem a padrões elétricos que permitem a utilização nas entradas digitais dos CLPs que operam de 0 a 5 V, com tolerância máxima de 5%, e os sensores analógicos atendem ao padrão de 4 a 20 mA e 0 a 30 Vcc, com resolução mínima de 24 bits.

a rede industrial de protocolo DeviceNet apresenta 5 condutores de dados que são conectados na interface de rede do CLP, sendo os condutores CAN_H, CAN_L, RX, TX e CD, respectivamente, de acordo com a ODVA para cabos planos com blindagem.

as interfaces de saídas digitais e analógicas são idênticas em termos de hardware, diferenciando-se apenas em software.

1101

0111

0101

1010

1000

todos os componentes (U204, U201, R35 e R39) são de montagem em superfície (SMT) com encapsulamentos SMD.

não há conexão elétrica dos terminais 1 e 4 dos componentes U204 e U201 com qualquer trilha da camada de cobre inferior.

os componentes U204 e U201 são circuitos integrados que apresentam os pinos 1, 2 e 3 isolados galvanicamente por uma certa distância dos terminais 4, 5 e 6.

os resistores R35 e R39 são componentes tipo pin through-hole, que devem ser montados apenas com cola sobre a placa, sem solda.

não há clearance entre o plano de cobre e outras vias e trilhas que não estão conectadas a esse plano.