

Seu próximo nível começa aqui
Com a Assinatura Ilimitada, você tem tudo que precisa para sua aprovação.
Com a Assinatura Ilimitada, você combina prática, teoria e método em uma única assinatura com tudo que você precisa para sua aprovação.
O diagrama abaixo representa um circuito digital comparador de 2 bits. Os operandos A [A1,A0] e B [B1,B0] são apresentados na entrada e, de acordo com os valores binários, a saída de comparação correspondente apresentará nível lógico alto.

Assinale a alternativa cuja expressão lógica corresponde à saída A>B.
A1 B1 + A0 B0
A1⨁B1⨁A0⨁B0
A1⨁B1⨁A0⨁B0
A1 B1 + A1A0 B0 + A0 B1 B0
A1B1 + A1A0B0 + A0B1B0
Como engenheiro responsável pelo desenvolvimento de uma lógica de separação de peças para um jogo de tabuleiro em uma linha de produção, você deve projetar um sistema que classifique e separe peças com base em quatro sensores:
• Sensor A: Classifica o tamanho das peças (1 para grandes, 0 para pequenas).
• Sensor B: Classifica o peso das peças (1 para pesadas, 0 para leves).
• Sensor C: Determina a forma geométrica das peças (1 para circunferências, 0 para outras formas).
• Sensor D: Classifica o material das peças (1 para metal, 0 para não metal).
O sistema de separação de peças deve ativar o mecanismo de separação (nível lógico 1) nas seguintes condições:
1 – Peças pequenas e leves com:
• Material não metálico, sendo circunferências ou outras formas;
2 – Peças grandes e pesadas com:
• Material metálico, sendo circunferências ou outras formas;
• Material não metálico e formato circular;
3 – Peças pequenas e pesadas com:
• Material metálico, sendo circunferências ou outras formas;
• Material não metálico e formato circular;
4 – Peças grandes e leves com:
• Material não metálico, sendo circunferências ou outras formas
Com base nessas condições, sabendo que você dispõe apenas de portas lógicas com 2 entradas para construir o circuito lógico digital, indique a alternativa mais simplificada e que representa corretamente o funcionamento do sistema descrito:
F(ABCD) = A B C D + A B C D + BD + CD
F(ABCD) = D (C+ B C ) + BD
F(ABCD) = BC + (B ⊕ D)
F(ABCD) = C D + B ⊕ D
Observe a figura abaixo. Podemos afirmar que:

refere-se à programação em Python de uma IHM.
trata-se de um diagrama Ladder da programação de um CLP.
é apresentação da tela de uma IHM com uma receita do processo.
é apresentação de um sistema SCADA em linguagem de máquina.
trata-se de um diagrama de blocos de função da programação de um CLP.
Analise a Figura 12 abaixo, referente ao funcionamento descrito pelo diagrama de comando, e assinale a alternativa INCORRETA.

O contator C1, quando energizado, fecha a chave C1, que está em série com o contator C2.
O botão b1 é o botão de partida do motor comandado pelo quadro.
O botão b0 realiza a frenagem do motor comandado pelo quadro.
O botão b0, quando acionado, desenergiza o contator C1.
O contator C2, quando energizado, fecha a chave C2, que está em série com o contator C3.
Foi adquirido um CLP que possui uma placa de entrada analógica de 0 a 10 Vcc e 12 bits tem resolução, aproximadamente, igual a:
2,4 mV.
1,2 mV.
1,0 mV.
0,8 mV.
0,2 mV.

Certo
Errado
O circuito combinacional em questão pode ser construído a partir de um multiplexador com 16 entradas e 1 saída, configurando-se as entradas do multiplexador de acordo com a tabela-verdade apresentada, sem a necessidade de portas lógicas adicionais.
Certo
Errado
A tecnologia de empilhamento 3D de chips utilizando vias de silício oferece a possibilidade de solucionar problemas de interconexão, ao mesmo tempo em que possibilita o uso de funções integradas para melhoria de desempenho.
Certo
Errado
Em um MCM, vários componentes são montados em substratos diferentes e conectados por meio de ligação de fita ou por ligação tipo flip-chip.
Certo
Errado
Um MCM é um empacotamento eletrônico que consiste em vários circuitos integrados montados em um único dispositivo.
Certo
Errado
Observe o diagrama Ladder apresentado na figura.

Assinale V (verdadeiro) ou F (falso) para as afirmativas a seguir.
( ) O diagrama realiza o acionamento condicional dos motores (quando um dos motores está em operação, impede a operação do outro) por meio de circuito de intertravamento.
( ) Os dois motores são ligados ao mesmo tempo pelo acionamento de qualquer uma das chaves L1 e L2.
( ) O diagrama possui dois contatos selo.
( ) O acionamento dos motores só pode ser realizado de forma crescente, primeiro M1 e depois M2, mediante o acionamento das chaves L1 e L2, respectivamente.
( ) Estando os dois motores ligados, o acionamento da chave D1 desliga os dois motores simultaneamente.
A sequência correta é
V – F – V – F – F.
F – V – F – F – V.
V – F – F – V – V.
F – F – V – V – F.
F – V – V – F – F.
Na configuração porta-comum de um MOSFET, o terminal ligado ao terra, o terminal utilizado para receber o sinal de entrada e o terminal do qual se obtém o sinal de saída são, respectivamente,
dreno, fonte e porta.
fonte, porta e dreno.
dreno, porta e fonte.
porta, fonte e dreno.
fonte, dreno e porta.
Assinale a opção que completa corretamente as lacunas da sentença abaixo.
As famílias utilizadas atualmente dentro da área de eletrônica digital são a ________ e a ______, porém derivam de uma série de famílias lógicas, hoje obsoletas.
DTL / HIL
TTL / DTL
DTL / CMOS
TTL / CMOS
HTL / CMOS
Em relação à eletrônica digital, assinale a opção correta.
Nos flip-flops tipo D, é possível utilizar os sinais adicionais clear (CLR) e preset (PRE) de forma complementar com o relógio, para evitar ações proibidas.
Nos latches SR, quando as entradas S e R têm estados lógicos iguais a 0, a ação executada pelo circuito sequencial é resetar.
No flip-flop D, construído por dois latches D disparados por um único clock, os latches são habilitados de forma independente, sendo o latch escravo habilitado quando o estado lógico do clock é igual a 1.
Um latch D construído a partir de um latch SR com habilitação E pode armazenar o valor binário na entrada sempre que E = 0.
O flip-flop toggle pode ser construído a partir de um flip-flop JK com os sinais de J e K em curto; nesse caso, o circuito inverte o sinal de saída do flip-flop no instante de cada transição do clock, tanto de 1 para 0 quanto de 0 para 1.
A figura a seguir mostra um circuito pneumático de uma máquina cortadora de papel.

A válvula indicada pela letra A possui uma função lógica do tipo:
AND
NOT
OR
NOR
NAND
Considere o circuito digital abaixo composto por flip-flops tipo D e as formas de ondas dos sinais A, B, C e CLK.

Analise as afirmativas abaixo, sabendo que as formas de onda acima serão geradas pelo circuito, e assinale a opção correta,
I- DA=CA.
II- O sinal DB pode ser determinado como CA ⊕ CB.
III. O sinal Dc, pode ser determinado como CB. CC+CB.(CA⊕CC).
Apenas a afirmativa I é verdadeira.
Apenas as afirmativas I e II são verdadeiras.
As afirmativas I|, II e III são verdadeiras.
Apenas as afirmativas II e III são verdadeiras.
Apenas as afirmativas I e III são verdadeiras.
A conversão entre sistemas numéricos é fundamental para a compreensão de sistemas digitais.
Assinale a alternativa que apresenta o resultado da conversão do número hexadecimal 2CF para decimal.
719
29
118
1289
Para a produção de determinada linha de biscoitos, uma indústria utiliza em sua produção vários equipamentos, como misturadores, sensores e aquecedores. Para garantir a lógica correta da produção e o sucesso da receita, é utilizado um CLP programado em linguagem LADDER. Indique a alternativa que descreve corretamente o funcionamento do programa, como apresentado na figura a seguir, implementado pelo operador especialista da produção.

Fonte: IFSP, 2024.
O responsável pela mistura, M, entra em funcionamento 5 segundos após a chave L ser ativada e é desligado imediatamente após a chave D ser ativada.
O responsável pela mistura, M, entra em funcionamento 5 segundos após a chave D ser ativada e é desligado imediatamente após a chave L ser desativada.
O responsável pela mistura, M, entra em funcionamento imediatamente após a chave L ser ativada e é desligado 5 segundos após a chave D ser ativada.
O responsável pela mistura, M, entra em funcionamento imediatamente após a chave L ser desativada e é desligado 5 segundos após a chave D ser desativada.
Para consumir a menor potência possível, o referido circuito combinacional deve ser construído com o uso de portas lógicas apenas da família NMOS.
Certo
Errado
Na implementação de um PLL (phase-locked loop) em modo misto usando Verilog HDL, é aconselhável utilizar o mesmo conjunto de primitivas e elementos de modelagem empregados para blocos digitais, como flip-flops e lógica combinacional, para garantir a coerência na representação do comportamento do sistema de controle de fase e frequência.
Certo
Errado